Kenwood NXR-1800 Service Manual page 39

Uhf repeater
Hide thumbs Also See for NXR-1800:
Table of Contents

Advertisement

2.12.6.1 MPU/DSP
2.12.6.1.1
MPU
MPU/DSP (IC33) 由 ARM Cortex-A15 RISC 处理器和浮点型 VLIM DSP 组成,且具备外围功能。该 MPU 以 1.4GHz 的时钟运行,其
电源电压由电源管理 IC (PWR MNG:IC1)控制。 MPU/DSP 控制着闪存、 DDR3、 eMMC、 FPGA 和各种控制电路。
2.12.6.1.2
DSP
DSP 电路由 MPU/DSP (IC33) 组成,可处理基带信号。DSP 以 750MHz 的时钟运行,I/O 部分以 3.3V 运行,电源电压由电源管理 IC
(PWR MNG:IC1)控制。
DSP 执行以下处理:
 数字化处理
· 4 级 FSK 和基带滤波处理
· 音频编解码器、 USB 音频、 IP 音频和调制 / 解调之间的声码器处理
· CAI 处理,例如纠错编码 / 解码和交织
· AFC 回路控制
· 帧同步和时间跟踪
 模拟 FM 处理
· 预加重 / 去加重
· QT/DQT 编码 / 解码
 音频或调制功能
· USB 麦克风的音频 AGC 处理
· 音频软静音处理
· 调制电平处理
· 静噪滤波
 其他功能
· 礼貌音
· 中继台运转
· 模拟 / 数字混合模式
· 表决引导音
· CWID
2.12.6.2 RTC (实时时钟)电路
时钟功能基于实时时钟 IC (RTC:IC4)和 32.768kHz 晶体谐振器 (X4)。当电源关闭时,它由内部备用锂电池供电。
2.12.6.3 FPGA 电路
FPGA 电路由 FPGA (IC60) 组成。 FPGA 以 20MHz 的外部时钟运行, I/O 部分和核心部分以 3.3V 运行。
FPGA 执行以下处理:
(1) MPU/DSP 与各种设备之间的接口
(IF_IC、 PLL_IC、 LED、 CODEC_IC、 OLED、 ADC/DAC、 D-SUB 25 针、 KNOB 和 FAN)
(2) 各种电源启用的控制
(3) 开关时序控制
2.12.6.4 存储电路
该中继台由三种类型的存储 IC 组成。
MPU/DSP (IC33) 控制着 DDR3 存储器 (Lower DDR3:IC47, Upper DDR3:IC48) 、串行 NOR 闪存 (NOR FLASH:IC52)和
eMMC (IC520)。
2.12.6.4.1
DDR3 存储器
IC47 和 IC48 是 4G 位 DDR3 SDRAM,其组织方式为 32M x 16 位 x 8 个内存库。 DDR3 存储器用于 MPU/DSP 程序执行的工作状态
存储。 DDR3 存储器的工作频率为 666MHz。
2.12.6.4.2
串行 NOR 闪存
串行 NOR 闪存配备了由 MPU/DSP 控制的 SPI 接口。
IC52 是 128M 位串行 NOR 闪存,用于 MPU/DSP 的引导程序存储。
2.12.6.4.3
eMMC
IC520 是 8GB eMMC。
eMMC (IC520) 配备了由 MPU/DSP 控制的高速 JC64DDR 接口。
eMMC (IC520) 中包含 MPU/DSP 的所有程序和数据 (包括调谐数据) 。
2.12.6.5 ADC、 DAC 电路
ADC/DAC 电路由 ADC (IC76) 和 DAC (IC77 和 IC78)组成。 ADC/DAC 执行以下处理:
DAC:将各种射频控制电压从数字转换为模拟。
ADC:将电源电压和各种温度从模拟转换为数字。
2.12.6.6 LAN
本中继台配备 100Base-TX 或 10Base-T LAN 接口。
该电路由 IC81 和 J7 组成。 IC81 为以太网 PHY,而 J7 为 LAN 连接器。
以太网 PHY (LAN PHY:IC81)由 MPU/DSP (IC33) 控制, MAC 地址保存在 eMMC (IC520) 中。
(No.RA094<Rev.002>)1-39

Advertisement

Table of Contents
loading

Table of Contents