Ddr3 So-Dimm_1 - Clevo W340EU Service Manual

DDR3 SO-DIMM_1

SO-DIMM B
[4] M_B_B[15:0]
M_B_B0
M_B_B1
M_B_B2
M_B_B3
M_B_B4
M_B_B5
M_B_B6
M_B_B7
M_B_B8
M_B_B9
C75 *10p_50V_NPO_04
M_B_CLK_DDR0 M_B_CLK_DDR#0 M_B_B10
M_B_B11
C83 *10p_50V_NPO_04 M_B_B12
M_B_CLK_DDR1 M_B_CLK_DDR#1 M_B_B13
M_B_B14
M_B_B15
[4] M_B_BS0
[4] M_B_BS1
[4] M_B_BS2
[4] M_B_CS#0
[4] M_B_CS#1
[4] M_B_CLK_DDR0
[4] M_B_CLK_DDR#0
[4] M_B_CLK_DDR1
[4] M_B_CLK_DDR#1
[4] M_B_CKE0
[4] M_B_CKE1
[4] M_B_CAS#
[4] M_B_RAS#
[4] M_B_WE#
SA0_DIM1
[9] SA0_DIM1
SA1_DIM1
[9] SA1_DIM1
[9,14] SMB_CLK
[9,14] SMB_DATA
[4] M_B_ODT0
[4] M_B_ODT1
[4] M_B_DQS[7:0]
M_B_DQS0
M_B_DQS1
M_B_DQS2
M_B_DQS3
M_B_DQS4
M_B_DQS5
M_B_DQS6
M_B_DQS7
[4] M_B_DQS#[7:0]
M_B_DQS#0
M_B_DQS#1
M_B_DQS#2
M_B_DQS#3
M_B_DQS#4
M_B_DQS#5
M_B_DQS#6
M_B_DQS#7
La yout Note:
S O-DIMM_1 is placed farther from the GMCH than SO-DIMM_0
VTT_MEM
D04 12/15
C143 C142 C140 C141 C145
*1u_6.3V_X5R_04 *1u_6.3V_X5R_04 *1u_6.3V_X5R_04 *1u_6.3V_X5R_04 10u_6.3V_X5R_06
1.5V
C85 C53 C89 C103 C96
10u_6.3V_X5R_06 10u_6.3V_X5R_06 10u_6.3V_X5R_06 1u_6.3V_X5R_04 1u_6.3V_X5R_04
1.5V
C79 C50 C65 C69 C91
0.1u_10V_X5R_04 0.1u_10V_X5R_04 0.1u_10V_X5R_04 0.1u_10V_X5R_04 0.1u_10V_X5R_04
CHANGE TO STANDARD
J DIMM1A
M_B_DQ[63:0] [4]
98 5 M_B_DQ0
97 A0 DQ0 7
M_B_DQ1
A1 DQ1
96 15
M_B_DQ2
A2 DQ2
95 17 M_B_DQ3
A3 DQ3
92 4 M_B_DQ4
A4 DQ4
91 6 M_B_DQ5
90 A5 DQ5 16
M_B_DQ6
86 A6 DQ6 18
M_B_DQ7
A7 DQ7
89 21
M_B_DQ8
A8 DQ8
85 23 M_B_DQ9
A9 DQ9
107 33 M_B_DQ10
A10/AP DQ10
84 35 M_B_DQ11
83 A11 DQ11 22
M_B_DQ12
A12/BC# DQ12
119 24
M_B_DQ13
A13 DQ13
80 34 M_B_DQ14
A14 DQ14
78 36 M_B_DQ15
A15 DQ15
39 M_B_DQ16
109 DQ16 41
M_B_DQ17
108 BA0 DQ17 51
M_B_DQ18
BA1 DQ18
79 53 M_B_DQ19
BA2 DQ19
114 40 M_B_DQ20
S0# DQ20
121 42 M_B_DQ21
S1# DQ21
101 50 M_B_DQ22
103 CK0 DQ22 52
M_B_DQ23
CK0# DQ23
102 57
M_B_DQ24
CK1 DQ24
104 59
M_B_DQ25
CK1# DQ25
73 67 M_B_DQ26
CKE0 DQ26
74 69 M_B_DQ27
115 CKE1 DQ27 56
M_B_DQ28
110 CAS# DQ28 58
M_B_DQ29
RAS# DQ29
113 68 M_B_DQ30
WE# DQ30
197 70 M_B_DQ31
SA0 DQ31
201 129 M_B_DQ32
202 SA1 DQ32 131
M_B_DQ33
200 SCL DQ33 141
M_B_DQ34
SDA DQ34 143
M_B_DQ35
DQ35 [9] MVREF_DQ_DIMMB
116 130 M_B_DQ36
ODT0 DQ36
120 132 M_B_DQ37
ODT1 DQ37
140 M_B_DQ38
DQ38
11 142 M_B_DQ39
[9] MVREF_DIM1
28 DM0 DQ39 147
M_B_DQ40
DM1 DQ40
46 149
M_B_DQ41
DM2 DQ41
63 157 M_B_DQ42
DM3 DQ42
136 159 M_B_DQ43
DM4 DQ43
153 146 M_B_DQ44
170 DM5 DQ44 148
M_B_DQ45
187 DM6 DQ45 158
M_B_DQ46
DM7 DQ46
160 M_B_DQ47
DQ47
12 163 M_B_DQ48
DQS0 DQ48
29 165 M_B_DQ49
DQS1 DQ49
47 175 M_B_DQ50
64 DQS2 DQ50 177
M_B_DQ51
DQS3 DQ51
137 164
M_B_DQ52
DQS4 DQ52
154 166 M_B_DQ53
DQS5 DQ53
171 174 M_B_DQ54
DQS6 DQ54
188 176 M_B_DQ55
DQS7 DQ55 181
M_B_DQ56
DQ56
10 183
M_B_DQ57
DQS0# DQ57
27 191 M_B_DQ58
DQS1# DQ58
45 193 M_B_DQ59
DQS2# DQ59
62 180 M_B_DQ60
DQS3# DQ60
135 182 M_B_DQ61 Processor
152 DQS4# DQ61 192
M_B_DQ62
DQS5# DQ62 Sandy Bridge/Ivy Bridge Stuff R19
169 194
M_B_DQ63
DQS6# DQ63
186 Sandy Bridge Only Unstuffed R19
DQS7#
DDRSK-20401-TR9D
PCB Footprint = ddr3_sodimm_204p_std_h92
[6] VREF_CH_B_DIMM
D 04
C572 C573
*2.2u_6.3V_X5R_06 *2.2u_6.3V_X5R_06
12/9
C49 C72 C56 C578
+
1u_6.3V_X5R_04 1u_6.3V_X5R_04 1u_6.3V_X5R_04 220u_6.3V_6.3*6.3*4.2
C81 C54 C97 C51 C55
0.1u_10V_X5R_04 0.1u_10V_X5R_04 0.1u_10V_X5R_04 0.1u_10V_X5R_04 0.1u_10V_X5R_04
JDIMM1B
1.5V
75
76 VDD1 VSS16
81 VDD2 VSS17
VDD3 VSS18
82
VDD4 VSS19
87
VDD5 VSS20
88
VDD6 VSS21
93
94 VDD7 VSS22
VDD8 VSS23
99
VDD9 VSS24
100
VDD10 VSS25
105
VDD11 VSS26
106
111 VDD12 VSS27
112 VDD13 VSS28
VDD14 VSS29
117
VDD15 VSS30
118
VDD16 VSS31
123
VDD17 VSS32
3.3VS 124
VDD18 VSS33
20mils
VSS34
199
VDDSPD VSS35
VSS36
77
C431 C430
NC1 VSS37
122
125 NC2 VSS38
1u_6.3V_X5R_04 0.1u_10V_X5R_04
NCTEST VSS39
VSS40
198
[9] TS#_DIMM0_1 EVENT# VSS41
30
[3,9] DDR3_DRAMRST# RESET# VSS42
VSS43
C29 1u_6.3V_X5R_04
1 VSS44
C30 0.1u_10V_X5R_04
126 VREF_DQ VSS45
MVREF_DQ_DIMMB
VREF_CA VSS46
VSS47
R23 *0_04
VSS48
2
VSS1 VSS49
3
8 VSS2 VSS50
C112 1u_6.3V_X5R_04
VSS3 VSS51
9
C111 0.1u_10V_X5R_04
VSS4 VSS52
13
VSS5
14
VSS6
19
20 VSS7
25 VSS8
VSS9
26
VSS10 VTT1
31
VSS11 VTT2
32
VSS12
37
38 VSS13 G1
VSS14 G2
43
VSS15
DDRSK-20401-TR9D
PCB Footprint = ddr3_sodimm_204p_std_h92
CLOSE TO JDIMM1
R19 *0_04
Q7
*AO3402L
S D
MVREF_DQ_DIMMB
R18
DRAMRST_CNTRL [3,9,14]
*1K_1%_04
[3,9,11,12,13,14,15,16,17,18,19,20,23,24,25,27,28,29,30,31,36]
Schematic Diagrams
44
48
49
54
55
60
61
65
66
71
72
127
128
133
134
138
139
144
145
150
151
155
156 Sheet 10 of 42
161
162
167
168 DDR3 SO-DIMM_1
172
173
178
179
184
185
189
190
195
196
VTT_MEM
203
204
GND1
GND2
[3,6,9,20,31,33] 1.5V
[9,33] VTT_MEM
3.3VS
DDR3 SO-DIMM_1 B - 11