3. BLOCK DIAGRAM
3. BLOCK DIAGRAM
V
SS
V
DD
V
1
V
2
V
3
V
4
V
5
CAP1+
CAP1–
CAP2+
CAP2–
CAP3–
V
OUT
V
SS2
V
R
V
RS
IRS
HPM
Bus holder
2
• • • • • • • • • • • • • • • • • • • • • • • • •
SEG Drivers
Display data latch circuit
Display data RAM
256 x 65
Column address
Command decoder
Interface
MPU
EPSON
• • • • • • • • • •
COM Drivers
Shift register
Status
S1D15710 Series (Rev. 1.1c)
FRS
FR
SYNC
CL
DOF
M/S
CLS