Circuit Diagram(Main 2/9) - Roland TD-12 Manual

Apr.2005

CIRCUIT DIAGRAM(MAIN 2/9)

fig.c-main2.eps
TRIG_CPU
49
50
51
52
IO_IF
53
ENC_A
54
ENC_B
55
PREV_TS W
56
PREV_CSW
MAIN_CPU 65
TRIG_TX D 66
TRIG_TX D
TRIG_RXD 67
TRIG_RXD
R433
68 68
TFC_SCK
69
TFC_RX
70
TFC_TX
D 3.3 +
TFC_VPP
TFC_VPP
IO_IF C518 71
1000p
C40 C41
10/16 0.1
D 72
TANI[7:0]
TANI[7:0]
D
73
TANI7
TANI6 74
75
TANI5
+
D 3.3 76
TANI4
MPX 77
TANI3
78
TANI2
79
TANI1
R45 80
TANI0
10k
RIM_SW[14:0]
RIM_SW[14:0]
TXNB_IN T 19
20
TNB_IOCNT
TXNB_O PRST 21
22
RIM_SW14 23
RIM_SW6 24
RIM_SW5 25
26
29
RIM_SW13 30
RIM_SW8 31
RIM_SW4 32
RIM_SW12 33
RIM_SW7 34
RIM_SW3 35
36
RIM_SW1
39
RIM_SW11
40
RIM_SW10
41
RIM_SW9
42
RIM_SW2
43
RIM_SW0
44
45
R54
46
+
D 3.3 4.7k
TP7
ST-6-2
MPX 1 TXNMI 83
NIU
84
TMPX_B
85
TMPX_A
86
R406 100
R407 100
60
D 62
TRIG_CLK 63
TRIG_CLK +
D 3.3
61
C50 C51
10/16 0.1
64
D 59
MAIN_CPU
C52
1000p
D
X3VRST
RIM SW 0 : KICK
1 : SNARE
2 : TOM1
3 : TOM2
4 : TOM3
5 : NIU (TOM4)
6 : HI-HAT
7 : CRASH1
8 : CRASH2
9 : RIDE(BELL)
10 : RIDE(EDGE)
11 : AUX1
12 : AUX2
13 : NIU (AUX3)
NIU : Means Not In Use
14 : NIU (AUX4)
R03895445: 1.00-16.99Lot
IC10
R03897689: 17.00-Lot
R42
NIU
R43
114 NIU
RA24 NIU
115
RA26 NIU
116
RA29 NIU
117
118
V850E/MA1 TA21
119
TA20
120 8 9
TA19
121 7 10
TA18
122 6 11
TA17
123 5 12
TA16
126 4 13
TA15
127 3 14
TA14
128 2 15 TA13
129 1 16 TA12
130 8 1 TA11
131 7 2 TA10
132 6 3 TA9
133 5 4 TA8
136 8 9 TA7
137 7 10 TA6
138 6 11 TA5
139 5 12 TA4
140 4 13 TA3
141 3 14 TA2
142 2 15 TA1 TA20
143 1 16 TA0
144 8 9 TD15
1 7 10 TD14
2 6 11
TD13
RA30
3 5 12 TD12
4 4 13 NIU
TD11
5 3 14
TD10
6 2 15
TD9
7 1 16
TD8
10 8 9
TD7
11 7 10
TD6
12 6 11
TD5
RA31
13 5 12
TD4
14 4 13 TD3 NIU
15 3 14
TD2
16 2 15 TD1
17 1 16 TD0
+
90 D 3.3
91
87
88
89
92
RA32 NIU
93
94 5 4 TXSDWE
95 6 3 TXRD
96 7 2 TUDQM
97 8 1 TLDQM
+
100 D 3.3
R50
101 NIU
102
R51 NIU
103
TXNBCS
104
RA33 NIU
105
106 5 4
TXSDCS
107 6 3
TXEMUCS
108 7 2
TXSDR AS
109 8 1
TXSDC AS
110
TSDCLK
111 TSDCKE
R52 NIU
R53 NIU
+
D 3.3
R56
0
R55 10k
D
18 TFC_VPP
57
58
R57
D NIU
+
D 3.3
134
D
124
112
98
81
37
47
TXSDWE
27 TXRD
8
TUDQM
TLDQM
TXSDCS
TXEMUCS
TXSDR AS
TXSDC AS
D C53 C55 C57 C59 C61
0.1 0.1 0.1 0.1 0.1
C54 C56 C58 C60 C62
0.1 0.1 0.1 0.1 10/16
TD[15:0]
TA[21:0]
TD14
TD15
TD12
IC11 RA25 NIU
TD13
20 49 1 16
TA11 TD15 TD10
A10/AP DQ15
32 48 2 15
TA10 TD14 TD11
A9 DQ14
31 46 3 14
TA9 TD13 TD8
A8 DQ13
30 45 4 13
TA8 TD12 TD9
A7 DQ12
TA7 29 43 5 12 TD11
A6 DQ11
TA6 28 42 6 11 TD10
A5 DQ10
TA5 27 40 7 10 TD9
A4 DQ9
TA4 24 39 8 9 TD8
A3 DQ8
TA3 23 12 1 16 TD7 TD7
A2 DQ7
TA1 21 11 2 15 TD6 TD6
A0 DQ6
TA2 22 9 3 14 TD5 TD5
A1 DQ5
8 4 13 TD4 TD4
DQ4
18 6 5 12 TD3 TD3
CS DQ3
17 5 6 11 TD2 TD2
RAS DQ2
16 3 7 10 TD1 TD1
CAS DQ1
15 2 8 9 TD0 TD0
WE DQ0
19
BA RA27 NIU +
D 3.3
36 1
UDQM VDD
14 25
LDQM VDD +
D 3.3
+ R44 NIU
D 3.3 37 7
NC/RFU VDDQ
13
VDDQ
34 38
CKE VDDQ
44
VDDQ
35
CLK
C43
NIU
R46 16Mbit 4 C42
VSSQ
NIU 10 NIU
VSSQ
41
VSSQ
47
VSSQ
D 33
NC
26 D
VSS
50
VSS
D
C45 C47
NIU NIU NIU
C46 C48
NIU NIU
+
D 3.3
RA34
2 1
3
4
5
6
7
8
9 10
NIU
D + 5
C39
NIU
+ CN2
D 3.3
RA23
1
1
2 1 2
D
2
3 3
3
4 4
4
5 5
5
6 6
6
7 7
7
8 8
8
9 10 9
9
10
10
NIU TXEMUCS 11
+ 11
D 3.3 TLDQM 12
12
RA28
TXRD 13
13
2 1 14
14
3 TNB_IOCNT 15
15
4 TXNB_O PRST 16
16
5 TXNB_IN T 17
17
6 18
18
7 X3VRST 19
19
8 20
20
9 10 TUDQM 21
21
TXNBCS 22
22
NIU 23
23
24
24
TD0 25
25
TD1 26
26
27
TD2
27
TD3 28
28
29
TD4
29
30
TD5
30
31
TD6
31
32
TD7
32
33
33
C44 34
34
NIU 35
TD8
35
36
TD9
36
TD10 37
37
38
TD11
38
TD12 39
39
TD13 40
40
TD14 41
41
TD15 42
42
43
43
44
44
45
45
46
46
TA0 47
47
TA1 48
48
TA2 49
49
TA3 50
50
TA4 51
51
TA5 52
52
TA6 53
53
54
TA7
54
55
TA8
55
56
TA9
56
57
57
58
58
59
TA10
59
60
TA11
60
61
TA12
61
62
TA13
62
63
TA14
63
64
TA15
64
TA16 65
65
TA17 66
66
TA18 67
67
TA19 68
68
69
69
70
70
TA20 71
71
TA21 72
72
73
73
74
74
75
+ 75
D 3.3
76
76
77
77
78
78
79
79
80
80
NIU
D
TD-12
31