Sony PCS-G50 Service Manual page 164

1
R610
22 162
006 TDEC_EMIFA_xACE0
249
CL601 1.0
328
CL602 1.0
66
CL603 1.0
006 TDEC_EMIFA_xABE(7..0)
TDEC_EMIFA_xABE0 RB602 1 2 248
22 327
TDEC_EMIFA_xABE1 3 4
5 6 65
TDEC_EMIFA_xABE2
TDEC_EMIFA_xABE3 7 8 160
62
TDEC_EMIFA_xABE4 RB603 1 2
22
3 4 157
TDEC_EMIFA_xABE5
TDEC_EMIFA_xABE6 5 6 322
393
TDEC_EMIFA_xABE7 7 8
396
CL604 1.0
240
CL605 1.0
395
D2S_3.3V
CL606 1.0
164
005 TDEC_EMIFA_AECLKIN
329
CL607 1.0
JC605 0 68
006 TDEC_EMIFA_AECLKOUT1
161
RB601 1 2
006 TDEC_EMIFA_ASDCKE
22
3 4 163
006 TDEC_EMIFA_xASDCAS
5 6 250
006 TDEC_EMIFA_xASDRAS
67
2 7 8
006
TDEC_EMIFA_xASDWE
398
R608 394
CL608 1.0
10k
397
NM
CL609 1.0
006 TDEC_EMIFA_AEA(16..3)
TDEC_EMIFA_AEA3 RB604 7 8 247
22 5 6 326
TDEC_EMIFA_AEA4
3 4 64
TDEC_EMIFA_AEA5
TDEC_EMIFA_AEA6 1 2 246
325
TDEC_EMIFA_AEA7 RB605 1 2
22
3 4 63
TDEC_EMIFA_AEA8
5 6 245
TDEC_EMIFA_AEA9
324
TDEC_EMIFA_AEA10 7 8
RB606 7 8 244
TDEC_EMIFA_AEA11
22
5 6 323
TDEC_EMIFA_AEA12
156
TDEC_EMIFA_AEA13 3 4
1 2 243
TDEC_EMIFA_AEA14
R611 22 60
TDEC_EMIFA_AEA15
R612 22 155
TDEC_EMIFA_AEA16
242
CL610 1.0
320
CL611 1.0
59
154
241
321
3
D2S_3.3V
D_GND
006 TDEC_EMIFA_AEA(16..3)
AEA[22:21]:Boot mode
00 - No boot
4
01 - HPI boot
10 - Reserved
11 - EMIFA boot
AEA[20:19]:Clock mode select for EMIFA (AECLKIN_SEL[1:0])
00 - AECLKIN (default mode)
01 - CPU/4 Clock Rate
10 - CPU/6 Clock Rate
11 - Reserved
006
TDEC_EMIFA_xASDWE
006 TDEC_EMIFA_xASDCAS
006 TDEC_EMIFA_xASDRAS
006 TDEC_EMIFA_ASDCKE
5
006 TDEC_EMIFA_AECLKOUT1
006 TDEC_EMIFA_xACE0
006 TDEC_EMIFA_xABE(7..0)
006 TDEC_EMIFA_AED(63..0)
A B
TI-DSP-DEC(2/5)
IC501 (2/5)
TMS320DM642GDK6E3
EMIFA TDEC_EMIFA_AED(63..0) 006
171
7 8 RB607 TDEC_EMIFA_AED0
ACE0[K25] AED0[B24]
10
78
5 6 TDEC_EMIFA_AED1
ACE1[K24] AED1[A24]
172 3 4 TDEC_EMIFA_AED2
ACE2[K23] AED2[B23]
173
1 2 TDEC_EMIFA_AED3
ACE3[L26] AED3[B22]
258 RB608
7 8 TDEC_EMIFA_AED4
AED4[C22]
10
79 5 6 TDEC_EMIFA_AED5
ABE0[L24] AED5[A23]
259
3 4 TDEC_EMIFA_AED6
ABE1[L23] AED6[C21]
174
1 2 TDEC_EMIFA_AED7
ABE2[M26] AED7[B21]
336 7 8 RB609 TDEC_EMIFA_AED8
ABE3[M25] AED8[D21]
10
81
5 6 TDEC_EMIFA_AED9
ABE4[R26] AED9[A21]
260
3 4 TDEC_EMIFA_AED10
ABE5[R25] AED10[C20]
175 1 2 TDEC_EMIFA_AED11
ABE6[T23] AED11[B20] 013 VFPTDEC_YUV(7..0)
337
7 8 RB610 TDEC_EMIFA_AED12
ABE7[T22] AED12[D20]
10
82
5 6 TDEC_EMIFA_AED13
AED13[A20]
338 3 4 TDEC_EMIFA_AED14
AHOLDA[N22] AED14[D19]
261
1 2 TDEC_EMIFA_AED15
AHOLD[W24] AED15[C19]
251 RB611
7 8 TDEC_EMIFA_AED16
ABUSREQ[P22] AED16[H24]
10
330 5 6 TDEC_EMIFA_AED17
AED17[H23]
70
3 4 TDEC_EMIFA_AED18
AECLKIN[H25] AED18[G26]
331
1 2 TDEC_EMIFA_AED19
AECLKOUT2[J23] AED19[G23]
165 7 8 RB612 TDEC_EMIFA_AED20
AECLKOUT1[J26] AED20[G25]
10
252
5 6 TDEC_EMIFA_AED21
ASDCKE[L25] AED21[G24] 001,006
71
3 4 TDEC_EMIFA_AED22
AARE/ASDCAS/ASADS/ASRE[J25] AED22[F26]
332 1 2 TDEC_EMIFA_AED23
AAOE/ASDRAS/ASOE[J24] AED23[F23] 006,013
166
7 8 RB613 TDEC_EMIFA_AED24
AAWE/ASDWE/ASWE[K26] AED24[F25] 006,013
10
253
5 6 TDEC_EMIFA_AED25
AARDY[L22] AED25[F24] 006,013
167 3 4 TDEC_EMIFA_AED26
ASOE3[R22] AED26[E25]
254
1 2 TDEC_EMIFA_AED27
APDT[M22] AED27[E24]
168 RB614
7 8 TDEC_EMIFA_AED28
AED28[D25] 013 TDECVFP_M_YUV(7..0)
10
73 5 6 TDEC_EMIFA_AED29
AEA3[M24] AED29[D26]
169
3 4 TDEC_EMIFA_AED30
AEA4[M23] AED30[C25]
74
1 2 TDEC_EMIFA_AED31
AEA5[N26] AED31[C26]
53 7 8 RB615 TDEC_EMIFA_AED32
AEA6[N24] AED32[AD26]
10
148
5 6 TDEC_EMIFA_AED33
AEA7[N23] AED33[AD25]
149
3 4 TDEC_EMIFA_AED34
AEA8[P26] AED34[AC25]
54 1 2
TDEC_EMIFA_AED35
AEA9[P24] AED35[AC26]
237
7 8 RB616 TDEC_EMIFA_AED36
AEA10[P23] AED36[AB24]
10
150
5 6 TDEC_EMIFA_AED37
AEA11[R24] AED37[AB25]
316 3 4
TDEC_EMIFA_AED38
AEA12[R23] AED38[AB23]
238
1 2 TDEC_EMIFA_AED39
AEA13[T25] AED39[AA24]
151 RB617
7 8 TDEC_EMIFA_AED40
AEA14[T24] AED40[AA25]
10
317 5 6
TDEC_EMIFA_AED41
AEA15[U26] AED41[AA23]
56
3 4 TDEC_EMIFA_AED42
AEA16[U25] AED42[AA26]
239
1 2 TDEC_EMIFA_AED43
AEA17[U24] AED43[Y24]
152 7 8 RB618
TDEC_EMIFA_AED44
AEA18[V23] AED44[Y25]
10
318
5 6 TDEC_EMIFA_AED45
AEA19[V26] AED45[Y23]
57
3 4 TDEC_EMIFA_AED46
AEA20[V25] AED46[Y26]
319 1 2
TDEC_EMIFA_AED47
AEA21[V24] AED47[W23]
230
7 8 RB619 TDEC_EMIFA_AED48
AEA22[U23] AED48[AD19]
10
311
5 6 TDEC_EMIFA_AED49
AED49[AC19] 001,006
45 3 4
TDEC_EMIFA_AED50
AED50[AF20]
312
1 2 TDEC_EMIFA_AED51
AED51[AC20] 006,013
142 RB620
7 8 TDEC_EMIFA_AED52
AED52[AE20] 006,013
10
231 5 6
TDEC_EMIFA_AED53
AED53[AD20] 006,013
46
3 4 TDEC_EMIFA_AED54
AED54[AF21]
313
1 2 TDEC_EMIFA_AED55
AED55[AC21]
143 7 8 RB621
TDEC_EMIFA_AED56
AED56[AE21]
10
232
5 6 TDEC_EMIFA_AED57
AED57[AD21]
144
3 4 TDEC_EMIFA_AED58
AED58[AE22]
233 1 2
TDEC_EMIFA_AED59
AED59[AD22]
234
7 8 RB622 TDEC_EMIFA_AED60
AED60[AD23]
10
145
5 6 TDEC_EMIFA_AED61
AED61[AE23]
48 3 4
TDEC_EMIFA_AED62
AED62[AF23]
49
1 2 TDEC_EMIFA_AED63
AED63[AF24]
D2S_3.3V
C601
0.1uF
FB601
D_GND
D_GND
8M*16bit,16MB
21 53
TDEC_EMIFA_AEA16 1 2 TDEC_EMIFA_AED15 TDEC_EMIFA_AEA16
BA1 DQ15 RB623
20 51
TDEC_EMIFA_AEA15 3 4 TDEC_EMIFA_AED14 22 TDEC_EMIFA_AEA15
BA0 DQ14
35 50 5 6
TDEC_EMIFA_AEA14 TDEC_EMIFA_AED13 TDEC_EMIFA_AEA14
A11 DQ13
22 48
TDEC_EMIFA_AEA13 7 8 TDEC_EMIFA_AED12 TDEC_EMIFA_AEA13
A10 DQ12
34 47
TDEC_EMIFA_AEA12 1 2 TDEC_EMIFA_AED11 TDEC_EMIFA_AEA12
A9 DQ11
RB624
33 45 3 4
TDEC_EMIFA_AEA11 TDEC_EMIFA_AED10 22 TDEC_EMIFA_AEA11
A8 DQ10
32 44
TDEC_EMIFA_AEA10 5 6 TDEC_EMIFA_AED9 TDEC_EMIFA_AEA10
A7 DQ9
31 42
TDEC_EMIFA_AEA9 7 8 TDEC_EMIFA_AED8 TDEC_EMIFA_AEA9
A6 DQ8
30 13 1 2
TDEC_EMIFA_AEA8 TDEC_EMIFA_AED7 TDEC_EMIFA_AEA8
A5 DQ7 RB625
29 11
TDEC_EMIFA_AEA7 3 4 TDEC_EMIFA_AED6 22 TDEC_EMIFA_AEA7
A4 DQ6
26 10
TDEC_EMIFA_AEA6 5 6 TDEC_EMIFA_AED5 TDEC_EMIFA_AEA6
A3 DQ5
25 8 7 8
TDEC_EMIFA_AEA5 TDEC_EMIFA_AED4 TDEC_EMIFA_AEA5
A2 DQ4
7
TDEC_EMIFA_AEA4 24 1 2 TDEC_EMIFA_AED3 TDEC_EMIFA_AEA4
A1 DQ3 RB626
23 5
TDEC_EMIFA_AEA3 3 4 TDEC_EMIFA_AED2 22 TDEC_EMIFA_AEA3
A0 DQ2
4 5 6
TDEC_EMIFA_AED1
DQ1
19 2 7 8 TDEC_EMIFA_AED0
CS DQ0
16
WE
17
CAS
18
RAS
39
TDEC_EMIFA_xABE1 TDEC_EMIFA_xABE3
DQMH
15
TDEC_EMIFA_xABE0 TDEC_EMIFA_xABE2
DQML
37 36
CKE NC1
JC606 0 38 40 JC607 0
CLK NC2
IC601
MT48LC8M16A2P-75-Y15WTR
D_GND
C
DSP-113 (6/20) DSP-113 (6/20)
TI-DSP-DEC(3/5)
IC501 (3/5)
TMS320DM642GDK6E3
43 272
VP2D_0[C8]
VP0D_0[AF18]
140 349
VP0D_1[AE18] VP2D_1[D8]
93
VFPTDEC_YUV0 42
VP0D_2/CLKX0[AF17] VP2D_2[A9]
41 186
VFPTDEC_YUV1
VP0D_3/FSX0[AF16] VP2D_3[B9]
138 271
VFPTDEC_YUV2
VP0D_4/DX0[AE16] VP2D_4[C9]
VFPTDEC_YUV3 227 348
VP0D_5/CLKS0[AD16]
VP2D_5[D9]
308 92
VFPTDEC_YUV4
VP0D_6/DR0[AC16] VP2D_6[A10]
381 185
VFPTDEC_YUV5
VP0D_7/FSR0[AB16] VP2D_7[B10]
137
VFPTDEC_YUV6 270
VP0D_8/CLKR0[AE15]
VP2D_8[C10]
226 347
VFPTDEC_YUV7
VP2D_9[D10]
VP0D_9[AD15]
307 91
VP0D_10[AC15] VP2D_10[A11]
184
380
VP0D_11[AB15] VP2D_11[B11]
225 269
VP2D_12[C11]
VP0D_12/ACLKR0[AD14]
306 346
VP0D_13/AFSR0[AC14] VP2D_13[D11]
379 415
VP0D_14/AHCLKR0[AB14] VP2D_14[E11]
224 183
VP2D_15[B12]
VP0D_15/AMUTEIN0[AD13]
305 268
VP0D_16/AMUTE0[AC13] VP2D_16[C12]
345
378
VP0D_17/ACLKX0[AB13] VP2D_17[D12]
223 414
VP0D_18/AFSX0[AD12] VP2D_18[E12]
304 413
VP0D_19/AHCLKX0[AC12] VP2D_19[E13]
JC609 0 39 95
27M_TDEC VP0CLK0[AF14] VP2CLK0[A7]
37 89
CL612 1.0 VP0CLK1[AF12] VP2CLK1[A13]
JC610 0
139 187
VFPTDEC_HSYNC VP0CTL0[AE17] VP2CTL0[B8]
JC611 0 309 350
VFPTDEC_VSYNC VP0CTL1[AC17] VP2CTL1[D7]
JC612 0 228 273
VFPTDEC_FIELD VP0CTL2[AD17] VP2CTL2[C7]
30 287
VP1D_0[AF5] RESET[P4]
47
31 191
RB631 VP1D_1[AF6] NMI[B4]
128
TDECVFP_M_YUV0 1 2
VP1D_2/CLKX1[AE6]
217
TDECVFP_M_YUV1 3 4
VP1D_3/FSX1[AD6]
TDECVFP_M_YUV2 5 6 298 122
VP1D_4/DX1[AC6]
CLKIN[AC2]
129
TDECVFP_M_YUV3 7 8
VP1D_5/CLKS1[AE7]
218
TDECVFP_M_YUV4 1 2
VP1D_6/DR1[AD7]
3 4 299 120
TDECVFP_M_YUV5 VP1D_7/FSR1[AC7]
CLKMODE0[AA2]
219 126
TDECVFP_M_YUV6 5 6
VP1D_8/CLKR1[AD8]
CLKMODE1[AE4]
300 433
TDECVFP_M_YUV7 7 8
VP1D_9[AC8] PLLV[V6]
131
RB632 VP1D_10[AE9]
220
47
VP1D_11[AD9]
301 411 R613
VP1D_12/AXR0_0[AC9] TMS[E15]
221 177 R614
VP1D_13/AXR0_1[AD10] TDO[B18]
302 84
R615
VP1D_14/AXR0_2[AC10] TDI[A18]
133 86 R616
VP1D_15/AXR0_3[AE11] TCK[A16]
222 343 R617
VP1D_16/AXR0_4[AD11] TRST[D14]
303 87
R618
VP1D_17/AXR0_5[AC11] EMU0[A15]
376 266 R619
VP1D_18/AXR0_6[AB11] EMU1[C14]
377 180
VP1D_19/AXR0_7[AB12] EMU2[B15]
265
EMU3[C15]
JC613 0 33 342
27M_TDEC VP1CLK0[AF8] EMU4[D15]
35 179
CL613 1.0 VP1CLK1[AF10] EMU5[B16]
JC614 0 29 264
VFPTDEC_HSYNC VP1CTL0[AF4] EMU6[C16]
JC615 0 127 85
VFPTDEC_VSYNC VP1CTL1[AE5] EMU7[A17]
JC616 0
216 341
VFPTDEC_FIELD VP1CTL2[AD5] EMU8[D16]
178
EMU9[B17]
263
EMU10[C17]
340
EMU11[D17]
McBSP
275
CLOCK TOUT0/MAC_EN[C5]
98
RESET
TINP0[A4]
190
JTAG TOUT1/LENDIAN[B5]
97
TIMER TINP1[A5]
D_GND
8M*16bit,16MB
21 53 21
1 2 TDEC_EMIFA_AED31 TDEC_EMIFA_AEA16
BA1 DQ15 BA1 DQ15
RB627
20 51 20
3 4 TDEC_EMIFA_AED30 TDEC_EMIFA_AEA15
BA0 DQ14 BA0 DQ14
22
35 50 5 6 35
TDEC_EMIFA_AED29 TDEC_EMIFA_AEA14
A11 DQ13 A11 DQ13
22 48 22
7 8 TDEC_EMIFA_AED28 TDEC_EMIFA_AEA13
A10 DQ12 A10 DQ12
34 47 34
1 2 TDEC_EMIFA_AED27 TDEC_EMIFA_AEA12
A9 DQ11 A9 DQ11
RB628
33 45 3 4 33
TDEC_EMIFA_AED26 TDEC_EMIFA_AEA11
A8 DQ10 22 A8 DQ10
32 44 32
5 6 TDEC_EMIFA_AED25 TDEC_EMIFA_AEA10
A7 DQ9 A7 DQ9
31 42 31
7 8 TDEC_EMIFA_AED24 TDEC_EMIFA_AEA9
A6 DQ8 A6 DQ8
30 13 1 2 30
TDEC_EMIFA_AED23 TDEC_EMIFA_AEA8
A5 DQ7 A5 DQ7
29 11 RB629 29
3 4 TDEC_EMIFA_AED22 TDEC_EMIFA_AEA7
A4 DQ6 22 A4 DQ6
26 10 26
5 6 TDEC_EMIFA_AED21 TDEC_EMIFA_AEA6
A3 DQ5 A3 DQ5
25 8 7 8 25
TDEC_EMIFA_AED20 TDEC_EMIFA_AEA5
A2 DQ4 A2 DQ4
7
24 1 2 TDEC_EMIFA_AED19 TDEC_EMIFA_AEA4 24
A1 DQ3 A1 DQ3
RB630
23 5 23
3 4 TDEC_EMIFA_AED18 TDEC_EMIFA_AEA3
A0 DQ2 22 A0 DQ2
4 5 6
TDEC_EMIFA_AED17
DQ1 DQ1
19 2 7 8 TDEC_EMIFA_AED16 19
CS DQ0 CS DQ0
16 16
WE WE
17 17
CAS CAS
18 18
RAS RAS
39 39
TDEC_EMIFA_xABE5
DQMH DQMH
15 15
TDEC_EMIFA_xABE4
DQML DQML
37 36 37
CKE NC1 CKE NC1
38 40 JC608 0 38
CLK NC2 CLK NC2
IC602
MT48LC8M16A2P-75-Y15WTR
D_GND D_GND
7-36 7-36
D E
TDECVFP_S_YUV(7..0) 013
47
RB637
1 2 TDECVFP_S_YUV0
3 4 TDECVFP_S_YUV1
5 6 TDECVFP_S_YUV2
7 8 TDECVFP_S_YUV3
1 2 TDECVFP_S_YUV4
3 4 TDECVFP_S_YUV5
5 6 TDECVFP_S_YUV6
7 8 TDECVFP_S_YUV7
RB638
47
JC617 0
27M_TDEC 001,006
CL615 1.0
JC618 0
VFPTDEC_HSYNC 006,013
D2S_3.3V
JC619 0
VFPTDEC_VSYNC 006,013
JC620 0
VFPTDEC_FIELD 006,013
FB602
NM
JC622 0
xTDEC_RST 001,002
R624
C623 0.001uF
22
CL614 1.0
NM
Vdd
JC623 0 NM 3
OUT
D_GND
Vss
JC624 0
TDEC_CLK 002
D_GND
D2S_3.3V
FL601
10 EMI
1 2
CNTI2F_JT_TMS 003,004,009 IN OUT
10 GND
TDECTMUX_JT_DATA 009
3
10 0.1uF
TENCTDEC_JT_DATA 003
10
CNTI2F_JT_TCK 003,004,009
10
CNTI2F_JT_TRST 003,004,009
D_GND
10
TI2FCN_JT_EMU0 003,004,009
10
TI2FCN_JT_EMU1 003,004,009
D2S_3.3V
R623 1k MAC_EN
R622
1k NM
R621 1k NM Endian
R620
1k
D_GND
D_GND
8M*16bit,16MB 8M*16bit,16MB
53 21 53
1 2 TDEC_EMIFA_AED47 TDEC_EMIFA_AEA16 1 2 TDEC_EMIFA_AED63
BA1 DQ15
RB633
51 20 51
3 4 TDEC_EMIFA_AED46 TDEC_EMIFA_AEA15 3 4 TDEC_EMIFA_AED62
22 BA0 DQ14
50 5 6 35 50 5 6
TDEC_EMIFA_AED45 TDEC_EMIFA_AEA14 TDEC_EMIFA_AED61
A11 DQ13
48 22 48
7 8 TDEC_EMIFA_AED44 TDEC_EMIFA_AEA13 7 8 TDEC_EMIFA_AED60
A10 DQ12
47 34 47
1 2 TDEC_EMIFA_AED43 TDEC_EMIFA_AEA12 1 2 TDEC_EMIFA_AED59
A9 DQ11
RB634
45 3 4 33 45 3 4
TDEC_EMIFA_AED42 22 TDEC_EMIFA_AEA11 TDEC_EMIFA_AED58
A8 DQ10
44 32 44
5 6 TDEC_EMIFA_AED41 TDEC_EMIFA_AEA10 5 6 TDEC_EMIFA_AED57
A7 DQ9
42 31 42
7 8 TDEC_EMIFA_AED40 TDEC_EMIFA_AEA9 7 8 TDEC_EMIFA_AED56
A6 DQ8
13 1 2 30 13 1 2
TDEC_EMIFA_AED39 TDEC_EMIFA_AEA8 TDEC_EMIFA_AED55
A5 DQ7
RB635
11 29 11
3 4 TDEC_EMIFA_AED38 TDEC_EMIFA_AEA7 3 4 TDEC_EMIFA_AED54
22
A4 DQ6
10 26 10
5 6 TDEC_EMIFA_AED37 TDEC_EMIFA_AEA6 5 6 TDEC_EMIFA_AED53
A3 DQ5
8 7 8 25 8 7 8
TDEC_EMIFA_AED36 TDEC_EMIFA_AEA5 TDEC_EMIFA_AED52
A2 DQ4
7 7
1 2 TDEC_EMIFA_AED35 TDEC_EMIFA_AEA4 24 1 2 TDEC_EMIFA_AED51
A1 DQ3
RB636
5 23 5
3 4 TDEC_EMIFA_AED34 TDEC_EMIFA_AEA3 3 4 TDEC_EMIFA_AED50
22
A0 DQ2
4 5 6 4 5 6
TDEC_EMIFA_AED33 TDEC_EMIFA_AED49
DQ1
2 7 8 TDEC_EMIFA_AED32 19 2 7 8 TDEC_EMIFA_AED48
CS DQ0
16
WE
17
CAS
18
RAS
39
TDEC_EMIFA_xABE7
DQMH
15
TDEC_EMIFA_xABE6
DQML
36 37 36
CKE NC1
40 JC621 0 38 40
CLK NC2
IC603 IC604
MT48LC8M16A2P-75-Y15WTR MT48LC8M16A2P-75-Y15WTR
D_GND
F
D2S_3.3V
C632
0.1uF
NM
X601
50MHz
4
NM D_GND D_GND
1
CONT
2
TDEC CLKIN
CLKMODE[1:0]:Clock mode select
00 - Bypassx1 01 - x6
10 - x12 11 - Reserved
C633
C631
10uF
16V
D_GND
RB639
22
RB640
22
RB641
22
RB642
22
DSP-113 (6/20)
BOARD NO. 1-864-975-12
NMX-192_DSP-113_014_6
PCS-G50/G50P
G H