Figure 8-19 Socket-G (Rpga988A) Pinmap (Top View, Lower-Left Quadrant) - Intel P4000 - DATASHEET REV 001 Datasheet

Mobile processor
Table of Contents

Advertisement

Figure 8-19.Socket-G (rPGA988A) Pinmap (Top View, Lower-Left Quadrant)
U
V CC
VCC
V CC
T
VSS
VSS
VSS
R
V CC
VCC
V CC
P
V CC
VCC
V CC
N
VSS
VSS
VSS
PE G _ TX
PE G _T X
P EG _ T X
M
# [1]
[1 ]
# [2]
PE G _T X
P EG _ T X
L
VSS
[0 ]
# [0]
PE G _ RX
K
VSS
VSS
# [0]
PE G _ RX
P EG _ RX
PE G _ RX
J
[0 ]
#[1 ]
# [2]
P EG _ RX
PE G _ RX
H
VSS
[1 ]
[2 ]
PE G _ RX
PE G _ RX
G
VSS
# [3]
[4 ]
PE G _ RX
P EG _ RX
PE G _ RX
F
[3 ]
#[5 ]
[8 ]
P EG _ RX
PE G _ RX
E
VSS
[5 ]
# [8]
PE G _ RX
P EG _ RX
D
VSS
# [7]
[7 ]
RS VD _
PE G _ RX
C
VSS
N CT F
# [9]
RS VD _
V SS_ N C
PE G _ RX
B
N CT F
T F
[9 ]
VSS _N C
RSVD _
RS VD _
A
T F
NC TF
N CT F
3 5
34
3 3
108
VCC
VCC
VC C
V CC
VC C
VSS
VS S
VS S
V SS
VS S
VCC
VCC
VC C
V CC
VC C
VCC
VCC
VC C
V CC
VC C
VSS
VS S
VS S
V SS
VS S
PE G _T X
P EG _ T X
PE G _ TX
P EG _ T X
PE G _ TX
[ 2]
[4 ]
#[3 ]
# [6 ]
[6]
P EG _ T X
PE G _ TX
VSS
V SS
RSV D
# [4 ]
[3]
PE G _T X
P EG _ T X
P EG _ T X
PE G _ TX
VS S
#[5 ]
[5 ]
# [8 ]
[8]
P EG _ T X
VSS
VS S
RS VD
RSV D
# [7 ]
P EG _ T X
PE G _ TX
P EG _ T X
VSS
VS S
[7 ]
#[9 ]
# [1 0]
P EG _ RX
PE G _ TX
P EG _ T X
VS S
VT T1
#[4 ]
[9]
[1 0 ]
P EG _ RX
PE G _ RX
P EG _ T X
PE G _ TX
VS S
[ 6]
# [6 ]
# [1 1]
[1 1]
PE G _ TX
VSS
RS V D
RSVD
V SS
#[1 2 ]
P EG _ RX
PE G _ RX
P EG _ T X
PE G _ TX
VS S
#[1 0 ]
[1 0 ]
# [1 3]
[1 3]
PE G _ RX
P EG _ RX
VSS
V SS
VS S
# [1 2]
[12 ]
P EG _ RX
P EG _ RX
PE G _ RX
P EG _ RX
VS S
#[1 1 ]
#[1 4 ]
[1 4 ]
#[1 3 ]
P EG _ RX
PE G _ RX
P EG _ RX
P EG _ RX
V SS
[11 ]
# [1 5]
[15 ]
[1 3]
32
3 1
30
29
28
Processor Pin and Signal Information
VCC
V C C
VSS
V S S
VCC
V C C
VCC
V C C
VSS
V S S
RS VD
V CCP L L
VCC PLL V CCP L L
VSS
VT T1
V TT 1
VT T1
V TT 1
VT T1
VTT 1
D M I_ T X
V TT 1
V S S
V TT 1
V S S
# [3 ]
D MI _ TX
D M I_ T X
V TT 1
VT T1
R SVD
#[1 ]
[3 ]
D MI _ TX
D M I_ T X
VSS
VT T1
VSS
[1]
# [2 ]
P EG _ T X
D M I_ T X
VT T1
V TT 1
V S S
[1 2 ]
[2 ]
P EG _ T X
D M I_ T X
D MI _ TX
D MI _ RX
V S S
#[1 4]
[0 ]
#[0 ]
[1 ]
P EG _ T X
PE G _ TX
P EG _ T X
D MI _ RX
V S S
[1 4 ]
#[1 5 ]
[1 5 ]
# [1 ]
PE G _ RC
PE G _I C
D M I _R X
D MI _ RX
VSS
O MP O
O MP I
[0]
[2 ]
PE G _I C
PE G _ RB
D M I _R X
VSS
VSS
O M PO
IAS
#[0 ]
27
2 6
25
2 4
23
V T T1
VS S
VT T1
V SS
VT T1
V SS
VTT 1
VT T1
VTT 1
V SS
FD I _ TX[
F D I_ T X
F D I_ T X[
FD I_ TX
V SS
4]
# [4 ]
7 ]
#[ 7]
F D I_ T X
FD I _ TX[
FD I_ LS
V SS
V SS
# [6 ]
6 ]
YN C[0 ]
FD I _ TX
FD I _ TX[
FD I_ T X
VS S
V SS
#[0 ]
5 ]
#[5 ]
FD I _ TX[
F D I_ T X
FD I _ TX[
FD I_ T X
FD I_ TX
0]
# [1 ]
2 ]
#[2 ]
#[ 3]
F DI_ T X[
FD I _ TX[
V SS
V SS
V SS
1 ]
3 ]
D M I _R X
VS S
RSVD
R SVD
V SS
#[2 ]
DP LL _ R
D M I _R X
D MI _ RX
RSVD
R SVD
E F_ S SC
[3 ]
# [3 ]
LK
2 2
21
2 0
19
1 8
Datasheet

Advertisement

Table of Contents
loading

Table of Contents