Table of Contents
Advertisement
DDR4 SO-DIMM_0
5
JDIMM1A
137
8
2
M_A_CKP0
CK0_T
DQ0
139
7
2
M_A_CKN0
CK0_C
DQ1
138
20
2
M_A_CKP1
CK1_T
DQ2
140
21
2
M_A_CKN1
CK1_C
DQ3
4
DQ4
109
3
2
M_A_CKE0
CKE0
DQ5
110
16
2
M_A_CKE1
CKE1
DQ6
17
DQ7
149
28
2
M_A_CS0_N
S0*
DQ8
157
29
2
M_A_CS1_N
S1*
DQ9
41
DQ10
155
42
D
2
M_A_ODT0
ODT0
DQ11
161
24
2
M_A_ODT1
ODT1
DQ12
25
DQ13
115
38
2
M_A_BG0
BG0
DQ14
113
37
2
M_A_BG1
BG1
DQ15
150
50
2
M_A_BA0
BA0
DQ16
145
49
2
M_A_BA1
BA1
DQ17
62
DQ18
144
63
2
M_A_MA0
A0
DQ19
133
46
2
M_A_MA1
A1
DQ20
132
45
2
M_A_MA2
A2
DQ21
131
58
2
M_A_MA3
A3
DQ22
128
59
2
M_A_MA4
A4
DQ23
126
70
2
M_A_MA5
A5
DQ24
127
71
2
M_A_MA6
A6
DQ25
122
83
2
M_A_MA7
A7
DQ26
125
84
2
M_A_MA8
A8
DQ27
121
66
2
M_A_MA9
A9
DQ28
146
67
2
M_A_MA10
A10_AP
DQ29
120
79
2
M_A_MA11
A11
DQ30
119
80
2
M_A_MA12
A12
DQ31
158
174
2
M_A_MA13
A13
DQ32
151
173
2
M_A_MA14
A14_WE*
DQ33
156
187
2
M_A_MA15
A15_CAS*
DQ34
152
186
2
M_A_MA16
A16_RAS*
DQ35
170
DQ36
169
DQ37
114
183
2
M_A_ACT_N
ACT*
DQ38
182
M_A_PARITY
DQ39
143
195
PARITY
DQ40
M_A_ALERT_N
116
194
ALERT*
DQ41
M_A_EVENT_N
134
207
C
M_A_RESET_N_R
EVENT*
DQ42
108
208
RESET*
DQ43
191
DQ44
+DIMM0_VREF_CA_R_1
164
190
VREFCA
DQ45
203
DQ46
254
204
13,20,24
SMB_DATA
SDA
DQ47
253
216
13,20,24
SMB_CLK
SCL
DQ48
215
DQ49
166
228
SA2
DQ50
260
229
Modify,7/18 Max
SA1
DQ51
256
211
SA0
DQ52
212
DQ53
224
DQ54
225
DQ55
92
237
CB0_NC
DQ56
91
236
CB1_NC
DQ57
101
249
CB2_NC
DQ58
105
250
CB3_NC
DQ59
88
232
CB4_NC
DQ60
87
233
CB5_NC
DQ61
100
245
1.2V
CB6_NC
DQ62
Modify,7/18 Max
104
246
CB7_NC
DQ63
12
13
DM0*/DBI0*
DQS0_T
33
34
DM1*/DBI1*
DQS1_T
54
55
DM2*/DBI2*
DQS2_T
75
76
DM3*/DBI3*
DQS3_T
178
179
DM4*/DBI4*
DQS4_T
199
200
DM5*/DBI5*
DQS5_T
220
221
DM6*/DBI6*
DQS6_T
241
242
DM7*/DBI7*
DQS7_T
96
97
B
DM8*/DBI8*
DQS8_T
11
DQS0_C
32
DQS1_C
53
DQS2_C
74
DQS3_C
177
DQS4_C
198
DQS5_C
219
DQS6_C
240
DQS7_C
95
DQS8_C
TP_DDR0_NC_CS1A
162
S2*/C0
TP_DDR0_NC_CS0B
165
S3*/C1
D4AS0-26001-1P40
1.2V
R232
A
1K_1%_04
R231
M_A_RESET_N_R
M_A_RESET_N 2
0_04
5
4
3
1.2V
M_A_DQ1 2
163
M_A_DQ0 2
160
M_A_DQ5 2
159
M_A_DQ7 2
154
M_A_DQ2 2
153
M_A_DQ3 2
148
M_A_DQ6 2
147
M_A_DQ4 2
142
M_A_DQ24 2
141
M_A_DQ29 2
136
M_A_DQ28 2
135
M_A_DQ26 2
130
M_A_DQ25 2
129
M_A_DQ30 2
124
M_A_DQ31 2
BOT
123
M_A_DQ27 2
118
M_A_DQ19 2
JDIMM1 = CHA DIMM0 000
117
M_A_DQ18 2
112
M_A_DQ23 2
111
M_A_DQ22 2
Modify,7/10 Max
M_A_DQ17 2
M_A_DQ16 2
M_A_DQ21 2
M_A_DQ20 2
M_A_DQ8 2
251
M_A_DQ9 2
247
M_A_DQ12 2
243
M_A_DQ13 2
SO-DIMM A
239
M_A_DQ10 2
235
M_A_DQ15 2
231
M_A_DQ11 2
227
M_A_DQ14 2
223
M_A_DQ37 2
217
M_A_DQ38 2
W> >K^ dK ^K/DD
1.2V
213
M_A_DQ32 2
209
M_A_DQ34 2
205
M_A_DQ36 2
M_A_EVENT_N
240_1%_04
R212
201
M_A_DQ39 2
197
M_A_DQ35 2
M_A_ALERT_N
240_1%_04
R233
193
M_A_DQ33 2
189
M_A_PARITY
R449
M_A_DQ44 2
240_1%_04
185
M_A_DQ45 2
181
M_A_DQ42 2
175
M_A_DQ43 2
171
M_A_DQ47 2
167
M_A_DQ46 2
107
M_A_DQ41 2
103
M_A_DQ40 2
99
M_A_DQ53 2
93
M_A_DQ54 2
89
M_A_DQ50 2
85
W> d, W >K^ dK ^K/DD
M_A_DQ48 2
81
M_A_DQ55 2
77
M_A_DQ51 2
+DIMM0_VREF_CA_R_1
73
M_A_DQ49 2
69
M_A_DQ52 2
65
M_A_DQ60 2
C183
61
M_A_DQ62 2
57
M_A_DQ59 2
51
*0.1u_16V_X7R_04
M_A_DQ58 2
47
M_A_DQ61 2
Add,7/31 Max
43
M_A_DQ56 2
39
M_A_DQ63 2
35
M_A_DQ57 2
31
27
M_A_DQSP0 2
23
M_A_DQSP3 2
19
M_A_DQSP2 2
15
M_A_DQSP1 2
9
M_A_DQSP4 2
5
M_A_DQSP5 2
1
M_A_DQSP6 2
M_A_DQSP7 2
Modify,7/31 Max
M_A_DQSN0 2
M_A_DQSN3 2
M_A_DQSN2 2
M_A_DQSN1 2
M_A_DQSN4 2
M_A_DQSN5 2
M_A_DQSN6 2
M_A_DQSN7 2
Modify,7/31 Max
1.2V
PLACE DISCRETE ON VREF CLOSE TO DIMM1
+DIMM1_VREF_CA_RC
R214
3.65K_1%_04
R213
+DIMM0_VREF_CA_R_1
2_1%_04
R207
C184
C188
Del,9/8 Max
3.65K_1%_04
*0.1u_16V_X7R_04
0.022u_16V_X7R_04
R235
Add,7/27 Max
24.9_1%_04
4
3
2
VTT_MEM
JDIMM1B
258
VDD19
VTT
2.5V
VDD18
VDD17
259
VDD16
VPP2
257
VDD15
VPP1
VDD14
3.3VS
VDD13
VDD12
VDD11
255
Modify,7/10 Max
VDD10
VDDSPD
VDD9
C164
C171
VDD8
VDD7
0.1u_16V_X7R_04
2.2u_6.3V_X5R_04
VDD6
VDD5
VDD4
VDD3
VDD2
W> >K^ dK W/E
VDD1
GND1
MT1
GND2
MT2
1.2V
W> >K^ dK ^K/DD
252
VSS
VSS
248
VSS
VSS
244
VSS
VSS
238
VSS
VSS
234
VSS
VSS
230
C141
C151
C149
C150
VSS
VSS
226
VSS
VSS
222
10u_6.3V_X5R_06
10u_6.3V_X5R_06
10u_6.3V_X5R_06
10u_6.3V_X5R_06
VSS
VSS
218
VSS
VSS
214
VSS
VSS
210
VSS
VSS
206
VSS
VSS
202
VSS
VSS
196
C148
C142
C140
C178
VSS
VSS
192
VSS
VSS
188
10u_6.3V_X5R_06
10u_6.3V_X5R_06
10u_6.3V_X5R_06
10u_6.3V_X5R_06
VSS
VSS
184
VSS
VSS
180
VSS
VSS
176
VSS
VSS
172
VSS
VSS
168
VSS
VSS
106
VSS
VSS
102
1.2V
VSS
VSS
98
VSS
VSS
94
VSS
VSS
90
VSS
VSS
86
VSS
VSS
82
VSS
VSS
78
C161
C181
C163
C162
VSS
VSS
72
VSS
VSS
68
1u_6.3V_X5R_04
1u_6.3V_X5R_04
1u_6.3V_X5R_04
1u_6.3V_X5R_04
VSS
VSS
64
VSS
VSS
60
VSS
VSS
56
VSS
VSS
52
VSS
VSS
48
VSS
VSS
44
C160
C182
C180
C179
VSS
VSS
40
VSS
VSS
36
1u_6.3V_X5R_04
1u_6.3V_X5R_04
1u_6.3V_X5R_04
1u_6.3V_X5R_04
VSS
VSS
30
VSS
VSS
26
VSS
VSS
22
VSS
VSS
18
VSS
VSS
14
VSS
VSS
10
VSS
VSS
6
2.5V
VSS
VSS
2
VSS
VSS
D4AS0-26001-1P40
C152
C165
10u_6.3V_X5R_06
1u_6.3V_X5R_04
VTT_MEM
C212
C185
C189
10u_6.3V_X5R_06
1u_6.3V_X5R_04
1u_6.3V_X5R_04
+M0_VREF_CA 2
! ! ! !!DMFWP!DP/
! ! ! !!DMFWP!DP/
! ! ! !!DMFWP!DP/
Title
Title
Title
[12] DDR4 SO-DIMM_0
[12] DDR4 SO-DIMM_0
[12] DDR4 SO-DIMM_0
Size
Size
Size
Document Number
Document Number
Document Number
6-71-N24G0-D02
6-71-N24G0-D02
6-71-N24G0-D02
Custom
Custom
Custom
Date:
Date:
Date:
Monday, January 22, 2018
Monday, January 22, 2018
Monday, January 22, 2018
2
Schematic Diagrams
1
D
Sheet 12 of 40
Modify Value,9/23 Max
C365
DDR4 SO-DIMM_0
+
C
B
Modify,7/31 Max
A
Rev
Rev
Rev
2.0
2.0
2.0
Sheet
Sheet
Sheet
12
12
12
of
of
of
41
41
41
1
DDR4 SO-DIMM_0 B - 13
Advertisement
Table of Contents
