Denon AVRX6500HBKE3 Service Manual page 62

ADSP-21487KSWZ-4B (DIGITAL : U0101, U0201, U0301, U0401)
176
1
PIN 1
44
45
ADSP21487KSWZ3B Terminal Function
Pin Name Pin No. Pin Name
SDDQM 1 V
_
DD EXT
MS0 2 DPI_P08
SDCKE 3 DPI_P07
V 4 V
_ _
DD INT DD INT
CLK_CFG1 5 DPI_P09
ADDR0 6 DPI_P10
BOOT_CFG0 7 DPI_P11
V 8 DPI_P12
_
DD EXT
ADDR1 9 DPI_P13
ADDR2 10 DPI_P14
ADDR3 11 DAI_P03
ADDR4 12 NC
ADDR5 13 V
_
DD EXT
BOOT_CFG1 14 NC
GND 15 NC
ADDR6 16 NC
ADDR7 17 NC
NC 18 V
_
DD INT
NC 19 NC
ADDR8 20 NC
ADDR9 21 V
_
DD INT
CLK_CFG0 22 NC
V 23 NC
_
DD INT
CLKIN 24 V
_
DD INT
XTAL 25 NC
ADDR10 26 WDTRSTO
SDA10 27 NC
V 28 V
_ _
DD EXT DD EXT
V 29 DAI_P07
_
DD INT
ADDR11 30 DAI_P13
ADDR12 31 DAI_P19
ADDR17 32 DAI_P01
ADDR13 33 DAI_P02
V 34 V
_ _
DD INT DD INT
ADDR18 35 NC
RESETOUT/RUNRSTIN 36 NC
V 37 NC
_
DD INT
DPI_P01 38 NC
DPI_P02 39 NC
DPI_P03 40 V
_
DD EXT
V 41 V
_ _
DD INT DD INT
DPI_P05 42 DAI_P06
DPI_P04 43 DAI_P05
DPI_P06 44 DAI_P09
133
132
GND PAD
(PIN 177)
at BOTTOM
TOP VIEW
(PINS DOWN)
89
88
Pin No. Pin Name Pin No. Pin Name Pin No.
45 DAI_P10 89 V 133
_
DD INT
46 V 90 FLAG0 134
_
DD INT
47 V 91 FLAG1 135
_
DD EXT
48 DAI_P20 92 FLAG2 136
49 V 93 NC 137
DD _ INT
50 DAI_P08 94 FLAG3 138
51 DAI_P14 95 NC 139
52 DAI_P04 96 NC 140
53 DAI_P18 97 V 141
_
DD EXT
54 DAI_P17 98 NC 142
55 DAI_P16 99 V 143
_
DD INT
56 DAI_P12 100 TRST 144
57 DAI_P15 101 NC 145
58 V 102 EMU 146
_
DD INT
59 DAI_P11 103 DATA0 147
60 V 104 DATA1 148
_
DD EXT
61 V 105 DATA2 149
_
DD INT
62 BOOT_CFG2 106 DATA3 150
63 V 107 TDO 151
DD _ INT
64 AMI_ACK 108 DATA4 152
65 GND 109 V 153
_
DD EXT
66 THD_M 110 DATA5 154
67 THD_P 111 DATA6 155
68 V 112 V 156
_ _
DD THD DD INT
69 V 113 DATA7 157
_
DD INT
70 V 114 TDI 158
_
DD INT
71 MS1 115 SDCLK 159
72 V 116 V 160
_ _
DD INT DD EXT
73 WDT_CLKO 117 DATA8 161
74 WDT_CLKIN 118 DATA9 162
75 V 119 DATA10 163
_
DD EXT
76 ADDR23 120 TCK 164
77 ADDR22 121 DATA11 165
78 ADDR21 122 DATA12 166
79 V 123 DATA14 167
_
DD INT
80 ADDR20 124 DATA13 168
81 ADDR19 125 V 169
_
DD INT
82 V 126 DATA15 170
DD _ EXT
83 ADDR16 127 SDWE 171
84 ADDR15 128 SDRAS 172
85 V 129 RESET 173
_
DD INT
86 ADDR14 130 TMS 174
87 AMI_WR 131 SDCAS 175
88 AMI_RD 132 V 176
_
DD INT
GND 177*
* at BOTTOM
A3V56S40GTP-60 (DIGITAL : U0103, U0203, U0303, U0403) Pin Configuration (Top View)
V V
DD DD
DQ0 DQ0
V V
DDQ DDQ
NC DQ1
DQ1 DQ2
V V
SSQ SSQ
NC DQ3
DQ2 DQ4
V V
DDQ DDQ
NC DQ5
DQ3 DQ6
V V
SSQ SSQ
NC DQ7
V V
DD DD
NC LDQM
/WE /WE
/CAS /CAS
/RAS /RAS
/CS /CS
BA0 BA0
BA1 BA1
A10(AP) A10(AP)
A0 A0
A1 A1
A2 A2
A3 A3
V V
DD DD
CLK : Master Clock
CKE : Clock Enable
/CS : Chip Select
/RAS : Row Address Strobe
/CAS : Column Address Strobe
/WE : Write Enable
DQ0-7 : Data I/O (A3V56S30GTP)
DQ0-15 : Data I/O (A3V56S40GTP)
Block Diagram
Revision 1.0
62
A3V56S40GTP
256M Single Data Rate Synchronous DRAM
x8
x16
PIN CONFIGURATION
(TOP VIEW)
V V
SS SS
1 54
DQ15 DQ7
2 53
V V
SSQ SSQ
3 52
DQ14 NC
4 51
DQ13 DQ6
5 50
V V
DDQ DDQ
6 49
DQ12 NC
7 48
DQ11 DQ5
8 47
V V
SSQ SSQ
9 46
DQ10 NC
10 45
DQ9 DQ4
11 44
V V
DDQ DDQ
12 43
DQ8 NC
13 42
V V
SS SS
14 41
NC NC
15 40
UDQM DQM
16 39
CLK CLK
17 38
CKE CKE
18 37
A12 A12
19 36
A11 A11
20 35
A9 A9
21 34
A8 A8
22 33
A7 A7
23 32
A6 A6
24 31
A5 A5
25 30
A4 A4
26 29
V V
SS SS
27 28
DQM : Output Disable / Write Mask (A3V56S30GTP)
U,L DQM : Output Disable / Write Mask (A3V56S40GTP)
A0-12 : Address Input
BA0,1 : Bank Address
V : Power Supply
DD
V Q : Power Supply for Output
DD
V : Ground
SS
V : Ground for Output
SSQ
Page 2 / 39
May, 2013