Philips DVDR1000/001 Service Manual page 139

Electrical Diagrams And Print-Layouts
Digital Board: System Memory & AV Decoder Buffer Memory
1 2 3
SYSTEM MEMORY ( FLASH + DRAM )
& AV DECODER BUFFER MEMORY
SYSTEM DATA Bus
A
SYSTEM ADDRESS Bus SYSTEM ADDRESS Bus
VDD_MEM1
+3V3 2322
5302
+3V3
100MHZ
100u
2300
B
100n
2301
100n
2302
100n
7301
7300
GM71V18163CJ GM71V18163CJ
GNDD
1 6 21
17 2 17
A0 I|O0
18 3 18
A1 I|O1
C
19 4 19
A2 I|O2
20 5 20
A3 I|O3
23 7 23
A4 I|O4
24 8 24
A5 I|O5
25 9 25
A6 I|O6
26 10 26
A7 I|O7
27 33 27
A8 I|O8
D
28 34 28
A9 I|O9
16 35 16
A10 I|O10
15 36 15
A11 I|O11
38
I|O12
11 39 11
NC1 I|O13
12 40 12
NC2 I|O14
32 41 32
NC3 I|O15
E
14
RAS_
GNDD 31 GNDD
LCAS_
30
UCAS_
13
WE_
29
OE_
22 37 42
DRAM
DRAM
F
GNDD
G
SYSTEM CONTROL BUS
{EMI_RWn,FLASH_OEN,EMI_RAS1n,EMI_OEn,EMI_CAS1n,EMI_CAS0n,EMI_RAS0n,EMI_CE3n}
H
I
1 2 3
DVDR1000 /0x1 /691 7.
4 5 6
SDRAM INTERFACE
VDD_MEM1
I306
5300
+3V3 VDD_MEM
+3V3
I310 2303 100MHZ
+3V3
100n 2320
2306
2304
100u 100n
100n
GNDD GNDD
2305
100n 7302
AM29LV160DT
37
GNDD
1 6 21 25
VCC
A0
2 29
A0 I|O0 24 DQ0
A1
3 31
A1 I|O1 DQ1
23
A2
4 33
A2 I|O2 DQ2
22
A3
5 35
A3 I|O3 DQ3
21
A4
7 38
A4 I|O4 DQ4
20
A5
8 40
A5 I|O5 DQ5
19
A6
9 42
A6 I|O6 DQ6
18
A7
10 44
A7 I|O7 DQ7
8
A8
33 30
A8 I|O8 DQ8
7
A9
34 32
A9 I|O9 DQ9
6
A10
35 34
A10 I|O10 DQ10
5
A11
36 36
A11 I|O11 DQ11
4
A12
38 39
I|O12 DQ12
3
A13
39 41
NC1 I|O13 DQ13
2
A14
40 43
NC2 I|O14 DQ14
1
A15
41 45
NC3 I|O15 DQ15|A-1
48
A16
14
RAS_
17 15
A17 RY|BY_
31
LCAS_
16
A18
30
UCAS_
9
A19
13 10
WE_ NC1
26
CE_
29 13
I302
OE_ NC2
28
OE_
14
22 37 42
NC3
11
WE_
I304 12
RESET_
GNDD
47
VDD_MEM BYTE_
27 46
FLASH
GNDD
VDD_MEM
2323
100n
GNDD
14
6
7
GNDD
VDD_MEM
14
11
7
GNDD
4 5 6
139
7 8 9
VDD_MEM
2307
7304
100n
AM29LV160DT
GNDD
37
25
VCC
A0
29
24 DQ0
A1
31
DQ1
23
A2
33
DQ2
22
A3
35
DQ3
21
A4
38
DQ4
20
A5
40
DQ5
19
A6 VDD_MEM2
42
DQ6
18
A7
44
DQ7
8
A8
30
DQ8
7
A9
32
DQ9
6
A10
34
DQ10
5
A11
36
DQ11
4
A12
39
DQ12
3
A13
41
DQ13
2
A14
43
DQ14
1
A15
45
DQ15|A-1
48
A16
17 15
A17 RY|BY_
16
A18
9
A19
10
NC1
26
CE_
13
I303
NC2
28
OE_
14
NC3
11
WE_
I305
12
RESET_
47
VDD_MEM BYTE_
27 46
FLASH
GNDD
VDD_MEM
7305-A
7305-B
14 74LVC00AD
74LVC00AD 1
4 3
2
VDD_MEM2
5
7
GNDD
VDD_MEM
7305-D
74LVC00AD 7305-C
12 74LVC00AD
14
EMI_A(21)
9
13 8
10
7
GNDD
7 8 9
10 11 12 13
VDD_MEM2
7306
MT48LC1M16A1TG 1 25 7 13 38 44
VDD VDDQ
19 BA
BANK
SELECT
LWE
21 A0
DATA INPUT
REGISTER
22 A1
LDQM
23 A2
24 A3
27 A4
512Kx16
28 A5
512Kx16
29 A6
30 A7
31 A8
32 A9 COLUMN
DECODER
20 A10
LATENCY &
LCKE
BURST LENGTH
35 CLK
3304
34 CKE
I301
PROGRAMMING
LRAS
10K REGISTER
18 CS_
LCBR
17 RAS_
LWCBR
16 CAS_
LWE
15 WE_
36 DQMH
14 DQML
LQDM
VSS VSSQ
26 50 4
HOST SDRAM
GNDD
VDD_MEM2
5301 I307
+3V3
100MHZ
+3V3
7307
MT48LC1M16A1TG 1 25 7 13 38 44
VDD VDDQ
19 BA
BANK
SELECT
LWE
21 A0 DATA INPUT
REGISTER
22 A1
LDQM
23 A2
24 A3
27 A4
512Kx16
28 A5
512Kx16
29 A6
30 A7
31 A8
32 A9
COLUMN
DECODER
20 A10
LATENCY &
LCKE
BURST LENGTH
35 CLK
3305
I308 34 CKE
LRAS PROGRAMMING
10K REGISTER
18 CS_
LCBR
17 RAS_
LWCBR
16 CAS_
LWE
15 WE_
36 DQMH
14 DQML
LQDM
VSS VSSQ
26 50 4
HOST SDRAM
GNDD
10 11 12 13
14 2300 B2
2301 B2
2302 B2
2303 B4
2304 B4
2305 B4
2306 B6
2307 B9
2308 A13
2309 A13
2310 A13
A 2311 A13
2312 A14
2313 A14
2314 F13
GNDD
2315 F13
DQ0 2
2316 F14
2317 F14
DQ1 3
2318 F14
2319 F14
DQ2 5
2320 B6
DQ3 6
2321 F13
2322 B2
DQ4 8 B
2323 H6
3304 D11
DQ5 9
3305 H11
DQ6 11 5300 B6
5301 E11
DQ7 12
5302 B2
7300 C1
DQ8 39
7301 C3
DQ9 40
7302 B6
7304 B8
DQ10 42
7305-A H8
7305-B H7
DQ11 43 C
7305-C I8
DQ12 45 7305-D I7
7306 A12
DQ13 46
7307 F12
I301 D11
DQ14 48
I302 F5
DQ15 49
I303 F8
I304 F6
I305 F8
I306 B6
33
I307 E12
NC
37 D I308 H11
I309 I7
I310 B4
10 41 47
E
GNDD
F
DQ0 2
DQ1 3
DQ2 5
DQ3 6
DQ4 8
DQ5 9
DQ6 11 G
DQ7 12
DQ8 39
DQ9 40
DQ10 42
DQ11 43
DQ12 45
DQ13 46
H
DQ14 48
DQ15 49
33
NC
37
I
10 41 47
CL 16532095_003.eps
070801
14