Yamaha Steinberg CI 2 Service Manual
  1. Manuals
  2. Brands
  3. Yamaha Manuals
  4. Recording Equipment
  5. Steinberg CI 2
  6. Service manual
Yamaha Steinberg CI 2 Service Manual

Yamaha Steinberg CI 2 Service Manual

Advanced integration usb studio
Hide thumbs
Table of Contents

Advertisement

Quick Links

Download this manual
SERVICE MANUAL
CONTENTS（目次）
GENERAL SPECIFICATIONS（一般仕様） ......................... 3
PANEL LAYOUT（パネルレイアウト） ................................ 4
DISASSEMBLY PROCEDURE（分解手順）  ....................... 6
LSI PIN DESCRIPTION（LSI 端子機能表）   . ........................ 8
IC BLOCK DIAGRAM（IC ブロック図）  ............................ 10
CIRCUIT BOARDS（シート基板図） ..................................11
INSPECTIONS（検査） ................................................. 13/19
SY
011960
HAMAMATSU, JAPAN
20091026 - オープンプライス
Copyright (c) Yamaha Corporation. All rights reserved. PDF
'09.09
&

Advertisement

Table of Contents
loading
Need help?

Need help?

Do you have a question about the Steinberg CI 2 and is the answer not in the manual?

Questions and answers

Related Manuals for Yamaha Steinberg CI 2

Summary of Contents for Yamaha Steinberg CI 2

  • Page 1: Table Of Contents

    LSI PIN DESCRIPTION（LSI 端子機能表）   ......8 IC BLOCK DIAGRAM（IC ブロック図）  ......10 CIRCUIT BOARDS（シート基板図） ........11 INSPECTIONS（検査） ..........13/19 SOFTWARE INSTALLATION（ソフトウェアのインストール） ... 25/29 START-UP SEQUENCE（起動シーケンス） ....33/34 PARTS LIST BLOCK DIAGRAM（ブロックダイアグラム） CIRCUIT DIAGRAM（回路図） 011960 HAMAMATSU, JAPAN 20091026 - オープンプライス Copyright (c) Yamaha Corporation. All rights reserved. PDF ’09.09 &...
  • Page 2 IMPORTANT NOTICE This manual has been provided for the use of authorized Yamaha Retailers and their service personnel. It has been assumed that basic service procedures inherent to the industry, and more specifically Yamaha Products, are already known and understood by the users, and have therefore not been restated.

  • Page 3: General Specifications（一般仕様

    GENERAL SPECIFICATIONS（一般仕様） Jacks MIC/LINE/HI-Z Jack Combo jack (XLR, 1/4" TS or 1/4" TRS) MIC/LINE Jack Combo jack (XLR, 1/4" TS or 1/4" TRS) LINE OUT Jacks (L, R) Phone jacks (1/4" TS or 1/4" TRS) PHONES Jack Phone jack FOOT SW Jack Phone jack USB Connector USB1.1, 44.1/48 kHz, 24 bit...

  • Page 4: Panel Layout（パネルレイアウト

    PANEL LAYOUT（パネルレイアウト） • Front Panel（フロントパネル） Mixer section AI KNOB section （ミキサー部） （AI KNOB部） • Rear Panel（リアパネル） • Front Panel • フロントパネル q [HI-Z INPUT 1] button q [HI-Z INPUT 1] ボタン w [MONO] button w [MONO]ボタン e INPUT 1/2 GAIN controls/PEAK Indicator e INPUT 1/2 GAINコントロール/PEAKインジケーター r [PHANTOM INPUT 1&2] button/Indicator r [PHANTOM INPUT 1&2] ボタン/インジケーター...

  • Page 5: Circuit Board Layout（ユニットレイアウト

    CIRCUIT BOARD LAYOUT（ユニットレイアウト） BOTTOM COVER ASSEMBLY （ボトムカバーAss y） SHIELD BOTTOM （シールドボトム） MAIN FRONT GRILLE ASSEMBLY （フロントグリルAss y） TOP COVER ASSEMBLY （トップカバーAss y）...

  • Page 6: Disassembly Procedure（分解手順

    DISASSEMBLY PROCEDURE（分解手順） MAIN Circuit Board 1.  MAIN シート （所要時間 : 約 2 分） (Time required: About 2 minutes) 1-1  ノブ VR  5 個と、ノブ AI  1 個を外します。 （図 1） Remove the fi ve (5) knobs VR and the knob AI. (Fig. 1) 1-2  [150] のネジ 7 本を外して、ボトムカバー Ass y Remove the seven (7) screws marked [150].
  • Page 7 SUB Circuit Board 2.  SUB シート （所要時間 : 約 2 分） (Time required: About 2 minutes) 2-1  MAIN シートと共にシールドボトムを外します。 Remove the shield bottom together with the MAIN   （1-1 項〜 1-3 項参照） circuit board. (See procedures 1-1 to 1-3.) 2-2  [70] のネジ 2 本を外します。 （図 3） Remove the two (2) screws marked [70].(Fig.3) 2-3 ...

  • Page 8: Lsi Pin Description（Lsi 端子機能表

    LSI PIN DESCRIPTION（LSI 端子機能表） AK4385ET (X6040A01) DAC (Digital to Analog Converter) ..............9 LC4032V-75TN48C (YA736A00) CPLD (Complex Programmable Logic Device) .........8 PCM1803DBR (X7357A00) ADC (Analog to Digital Converter) ............9 TAS1020BPFBR (YA413A00) USB CONTROLLER ................8 IC014 LC4032V-75TN48C (YA736A00) CPLD (Complex Programmable Logic Device) MAIN: IC706 IC014 NAME...
  • Page 9 PCM1803DBR (X7357A00) ADC (Analog to Digital Converter) MAIN: IC702 NAME FUNCTION NAME FUNCTION VINL Analog input (L ch.) Audio data bit clock input/output VINR Analog input (R ch.) DOUT Audio data digital output VREF1 Reference-voltage-1 decoupling capacitor DGND Digital ground VREF2 Reference-voltage-2 decoupling capacitor Digital power supply +3.3V...

  • Page 10: Ic Block Diagram（Ic ブロック図

    IC BLOCK DIAGRAM（IC ブロック図） NJM2068M-D(TE2) (X3505A00) BD6524HFV-TR (X9283A00) MAIN: IC102, IC301, IC302, IC401, MAIN: IC602, IC604, IC606, IC608 IC402, IC501 Power Management Switch NJM072BM-E(TE1) (X4543A0R) MAIN: IC101 NJM4580M-D(TE2) (X5025A0R) 1, 2 MAIN: IC502 VOUT Dual Operational Amplifier VOUT Charge pump VOUT 5, 6 +DC Voltage...

  • Page 11: Circuit Boards（シート基板図

    CIRCUIT BOARDS（シート基板図） MAIN Circuit Board (YA566D0) ....................11/12 SUB Circuit Board (YA567C0) ....................12 Note: See parts list for details of circuit board component parts. 注 :  シートの部品詳細はパーツリストをご参照ください。 MAIN Circuit Board LINE OUT MIC/LINE/HI-Z MIC/LINE PHONES FOOT SW HI-Z MONO INPUT1 PHANTOM INPUT1&2 LOCK INPUT1...
  • Page 12 SUB Circuit Board to MAIN-CN702 AI KNOB Component side（部品側） Pattern side（パターン側） MAIN Circuit Board Pattern side（パターン側） MAIN: 2NA-WR41420 SUB: 2NA-WR41440...

  • Page 13: Inspections（検査

    INSPECTIONS Measurement condition Environment Temperature (5˚C – 40˚C) Humidity (30% – 90%) Personal computer The following personal computer must be used for inspection. · Windows based computer with built in USB interface. [Windows XP Professional SP3 / Windows XP Home Edition SP3] : Intel Pentium 2.0 GHz or more Memory : 512MB or more [Windows Vista SP1]...
  • Page 14 Electric characteristics Preparation Voltage: 0 dBu = 0.775 Vrms Terminal name · INPUT 1/L MIC (XLR) : JK101 2pin = HOT, 3pin = COLD LINE (PHONE BAL) : JK101 6pin = HOT, 5pin = COLD Hi-Z (PHONE UNBAL) : JK101 5pin = GND, 6pin = Signal ·...
  • Page 15 Unless otherwise specifi ed, set the operation elements as follows. · INPUT GAIN control : MAX Hi-Z switch : OFF (INPUT 1/L Only) · MASTER MONO switch : OFF MIX control : INPUT (Rotated counterclockwise fully) MASTER level control : MAX PHONES level control : MAX ·...
  • Page 16 2-2.2 Confi rmation of product name and fi rmware version The product name and version of the fi rmware displayed on the AsioLoopBack should be as in “Table 2-2.2”. * Exchange IC704 and upgrade the firmware version when the version of the firmware is not as in “Table 2-2.2”.
  • Page 17 MUTE When the signal is input to “INPUT 1/L MIC” and “INPUT 2/R MIC”, and “SW03 (LOCK switch)” is pushed, the output level of the each output terminal should be within the range of “Table 2-3.1”. When SW01 (ACTION PAD) is pushed, the output level of the each output terminal should be within the range of “Table 2-3.1”. Table 2-3.1 [dBu] INPUT Input level...
  • Page 18 Maximum output Input the signal to “INPUT 1/L MIC” and “INPUT 2/R MIC”, the distortion rate should be less than “1.0%” when the output level of “LINE OUT L, R” is “+10.0 dBu”. The distortion rate should be less than “1.0%” when the output level of “PHONES L, R” is “-4.0 dBu”.
  • Page 19  検査 1.  測定条件 1-1  環境   温度（5℃〜 40℃）   湿度（30％〜 90％） 1-2  パーソナルコンピューター   以下のパーソナルコンピューターで検査を行ってください。   ・USB インターフェイスを内蔵した Windows ベースのコンピューター     [Windows XP Professional SP3 / Windows XP Home Edition SP3]     CPU  : Intel Pentium 2.0GHz 以上     Memory  : 512MB 以上     [Windows Vista SP1]     CPU  : Intel Pentium 2.0GHz 以上  ...
  • Page 20 2.  電気的特性 2-1  準備   電圧：0 dBu = 0.775 Vrms   端子名称   ･ INPUT 1/L  MIC (XLR)  : JK101  2pin = HOT,  3pin = COLD     LINE (PHONE BAL)  : JK101  6pin = HOT,  5pin = COLD     Hi-Z (PHONE UNBAL) : JK101  5pin = GND, 6pin = Signal   ･ INPUT 2/R  MIC (XLR)  : JK201  2pin = HOT, 3pin = COLD     LINE (PHONE BAL)  : JK201  6pin = HOT, 5pin = COLD   ･ LINE OUT L (PHONE UNBAL)  : JK501  2pin = Signal   ･ LINE OUT R (PHONE UNBAL)  : JK502  2pin = Signal   ･ PHONES L, R (PHONE BAL)  : JK503  2pin = Signal̲L, 3pin = Signal̲R   ･ FOOT SW (PHONE UNBAL)  : JK702 2 pin = Signal   コントロール名称...
  • Page 21   特に指定の無い場合、ツマミ類は以下のように設定してください。   ･ INPUT     GAIN control  : MAX     Hi-Z switch  : OFF (INPUT 1/L Only)   ･ MASTER     MONO switch  : OFF     MIX control  : INPUT（左方向に回し切り）     MASTER level control  : MAX     PHONES level control  : MAX   ･ Others     PHANTOM switch  : OFF   特に指定の無い場合、入力信号は 1 kHz の正弦波とします。  ...
  • Page 22 2-2.2  製品名とファームウェアのバージョン確認    AsioLoopBack 上に表示される製品名とファームウェアのバージョンが「表 2-2.2」のとおりであることを確認します。   ※ ファームウェアのバージョンが「表 2-2.2」ではない場合、IC704 を交換してファームウェアをバージョンアップ させてください。 表 2-2.2  ファームウェアのバージョン The latest fi  rmware V1.00   2-2.3  SW, LED の確認    「表 2-2.3」を参考に SW を ON させたとき、対象の LED が点灯することを確認します。 表 2-2.3 MAIN シート検査時の LD701 (AI READY) LD702 (LOCK) LD703 (BROWSE) ロケーション （機能名） *1 (*2) SW01 (ACTION PAD) ○ SW02 (BROWSE) ○...
  • Page 23 2-3  ミュート   「INPUT 1/L MIC」と「INPUT 2/R MIC」に信号を入力し「SW03 (LOCK)」を押した時、各出力端子に得られる出 力レベルは「表 2-3.1」の範囲内であることを確認します。   検査器内の「SW01 (ACTION PAD)」を押した時、各出力端子に得られる出力レベルは「表 2-3.1」の範囲内であるこ とを確認します。 表 2-3.1   [dBu] INPUT Input level Pushed switch State of MUTE LINE OUT L LINE OUT R PHONES L PHONES R 1/L  ‒15.0 or less ̶ ‒20.0 or less ̶ SW03 ̶ ‒15.0 or less ̶ ‒20.0 or less ‒65.0 0.0 or more ̶ ‒10.0 or more ̶ SW01 ̶ 0.0 or more ̶ ‒10.0 or more 2-4 ...
  • Page 24 2-8  最大出力   「INPUT 1/L MIC」と「INPUT 2/R MIC」に信号を入力し、 「LINE OUT L, R」に「+10.0 dBu」の出力が得られた時 の歪率は「1.0％」以下であることを確認します。   「PHONES L, R」に「‒4.0 dBu」の出力が得られた時の歪率は「1.0％」以下であることを確認します。 2-9  残留ノイズ   「MASTER レベルコントロール」を「MIN」に設定した時、 ｢LINE OUT L, R｣ に得られるノイズレベルは「‒98.0 dBu」 以下であることを確認します。   「PHONES レベルコントロール」を「MIN」に設定した時、 ｢PHONES L, R｣ に得られるノイズレベルは「‒100.0 dBu」 以下であることを確認します。 2-10  USB audio 2-10.1  利得    「LINE OUT L, R」に得られる出力レベルは「表 2-10.1」の範囲内であることを確認します。 表 2-10.1   [dBu] GAIN  INPUT Input level LINE OUT L LINE OUT R control +8.0 ± 2.0 ̶ ‒18.0 ̶ +8.0 ± 2.0 *1 「MIX コントロール」を「DAW ...

  • Page 25: Software Installation（ソフトウェアのインストール

    To use the Link function between the CI2 and Cubase, you will need to install Cubase/Cubase AI version 5.1 or higher. For details, refer to the following website. http://service.steinberg.de/goto.nsf/show/supportupdates_ci2_gb Installing Cubase AI Installing TOOLS for CI2 TOOLS for CI2 consists of two software  Start the computer and log on to the components: Yamaha Steinberg USB Driver  Administrator account. and Steinberg CI2 Extension. Yamaha Stein- berg USB Driver enables communication  Insert the Cubase AI DVD-ROM into the between the CI2 and your computer. Using  DVD-ROM drive.

  • Page 26: Preparing To Install

    Windows Vista / Windows XP Software Installation (Windows Vista/Windows XP) Preparing to install 1 (Windows Vista / Windows XP) Insert the TOOLS for CI2 CD-ROM into the CD-ROM drive. Disconnect all the devices other than the mouse and keyboard from the com- Open the CD-ROM, then double-click puter.
  • Page 27 Initial settings of driver Confirming the installation (Windows XP only) (Windows Vista / Windows XP) For Windows Vista users, the initial settings of Select [Control Panel] from the Start the driver are set automatically. Go on to step menu. Open the Device Manager window as The “Found New Hardware Wizard”...

  • Page 28: Confirming The Installation

    Mac OS X Confirming the installation Software Installation From the hard disk to which the OS is installed (usually Macintosh HD), click Disconnect all the devices other than [Applications] [Utilities], then double- the mouse and keyboard from the com- click [Audio MIDI Setup]. puter.
  • Page 29 「TOOLS for CI2のインストール」から作業を行なってください。 重 要 CI2 との連携機能を実現できるCubaseは、Cubase やCubase AI などのバージョン5.1以降になります。 詳しくは、下記 URLをご参照ください。 http://service.steinberg.de/goto.nsf/show/supportupdates̲ci2̲j Cubase AI のインストール TOOLS for CI2 のインストール TOOLS for  CI2  は、 「Yamaha Steinberg USB Driver」と 1. コンピューターを起動して、管理者権限のある アカウントでログオンします。 「Steinberg  CI2  Extension」の 2 つのソフトウェアで 構成されています。Yamaha  Steinberg  USB  Driver 2. Cubase AI DVD-ROM を DVD-ROM ドライブに挿 は、 CI2 をコンピューターに接続して使用するため のドライバーです。また Steinberg  CI2  Extension は、...
  • Page 30 Windows Vista / Windows XP の場合 ソフトウェアのインストール (Windows Vista / Windows XP) インストール前の準備１ (Windows Vista / Windows XP) 6. TOOLS for CI2 CD-ROMをCD-ROMドライブに挿 入します。 1. コンピューターから、マウスとキーボード以外 の USB機器をすべて外します。 7. CD-ROM を開き、 「setup.exe」 をダブルクリック します。 2. コンピューターを起動して、管理者権限のある 「TOOLS for CI2 セットアップへようこそ」という画面 アカウントでログオンします。 が表示されます。 アプリケーションを終了し、 使っていないウィンドウ (Windows Vista)「ユーザーアカウント制御」画面が表 をすべて閉じます。 示された場合は、[続行]をクリックします。 3. [ スタート ] → ([ 設定 ] → )[ コントロールパネル ] 8. [ 次へ ] をクリックすると、インストールが開始 をクリックしたあと、...
  • Page 31 ドライバーの初期設定 (Windows XP) (Windows XP のみ ) [ システム ] アイコンをダブルクリックして、 「システ ムのプロパティ」を表示させたあと、[ ハードウェア ] Windows Vista をお使いの場合、ドライバーの初期 のタブを選び [ デバイスマネージャ ] をクリックしま 設定は自動的に行なわれます。 手順 15 に進んでくだ す。 さい。 17. 「 サウンド、 ビデオ、 およびゲームコントローラ」 12. CI2 がコンピューターに認識され、 「新しいハー の左側の [ ＋ ] マークをクリックし、 「Steinberg CI2」が表示されていることを確認します。...
  • Page 32 Mac OS X の場合 ソフトウェアのインストール インストール後の確認 1. コンピューターから、マウスとキーボード以外 11. OSがインストールされているハードディスク の USB機器をすべて外します。 (通常Macintosh HD)から[アプリケーション] → [ ユーティリティ ] を開き、[Audio MIDI 設定 ] を 2. TOOLS for CI2 CD-ROMをCD-ROMドライブに挿 ダブルクリックします。 入します。 「Audio MIDI 設定」画面が表示されます。 3. CD-ROM を開き、 「TOOLS for CI2.mpkg」をダブ 12. [ オーディオ装置 ] をクリックし、[ プロパティ :] ルクリックします。 欄の矢印をクリックして「Steinberg CI2」を選 びます。 4. 「このパッケージには、ソフトウェアをインス [オーディオ入力]と[オーディオ出力]欄に現在のオー...

  • Page 33: Start-Up Sequence（起動シーケンス

    START-UP SEQUENCE Operation fl ow of normal start-up (Turning on the power without holding any switch) Indication on Function Behavior of main signal lines the product TAS1020B reset starts. IC705: /MRESET (/RESET)    ROM Program starts. Loads Application Program from EEPROM. IC705: SCL (SCL)、SDA (SDA)    Application Program starts. Starts supply of CPLD operation clock (256 x 48 kHz).
  • Page 34  起動シーケンス 通常起動（電源 ON 時に、何もスイッチを押さない状態で起動した場合 ）での動作フロー 本体表示 動作 主な信号線の挙動 TAS1020B リセット起動 IC705: /MRESET (/RESET)      ROM 部プログラム起動   EEPROM から Application 部プログラムをロード IC705: SCL (SCL)、SDA (SDA)      Application 部プログラム起動   CPLD 動作用クロックを供給開始（256 x 48kHz） IC705: MCLKO2 (MCK2)      CPLD リセット起動 IC705: P3.4 (/Res)      CPLD アドレス 0 より、スイッチの状態をリード IC705: P3.2 (/RD)、P3.5 (A0)、P1.0 〜 P1.7 (D[0] 〜 D[7])    全ての...

  • Page 35: Parts List

    PARTS LIST CONTENTS（目次） OVERALL ASSEMBLY（総組立） ........2 ELECTRICAL PARTS（電気部品） ......4–10 Notes : DESTINATION ABBREVIATIONS A : Australian model M : South African model B : British model O : Chinese model C : Canadian model Q : South-east Asia model D : German model T : Taiwan model E : European model...

  • Page 36: Overall Assembly （総組立

    OVERALL ASSEMBLY （総組立） 140a 10b 10a 140a • Detail of assembly in position A. A部組立詳細図 Claw （ツメ） Claw （ツメ） Claw （ツメ） 40 40a Silk （シルク） Claw ツメ Silk シルク...
  • Page 37 PART NO. DESCRIPTION 部 品 名 REMARKS REF NO. RANK OVERALL ASSEMBLY 総 組 立 CI2 OVERALL ASSEMBLY 総 組 立 (WR63160) TOP COVER ASSEMBLY ト ッ プ カ バ ー Ａ ｓ ｓ ｙ (WR62540) WR623900 TOP COVER ト ッ プ カ バ ー 印 刷 上 り WR624000 ESCUTCHEON エ...

  • Page 38: Electrical Parts （電気部品

    ELECTRICAL PARTS （電気部品） MAIN PART NO. DESCRIPTION 部 品 名 REMARKS REF NO. RANK ELECTRICAL PARTS 電 気 部 品 CI2 WR414300 CIRCUIT BOARD MAIN Ｍ Ａ Ｉ Ｎ シ ー ト (WR41420)(YA566D0) WR414500 CIRCUIT BOARD Ｓ Ｕ Ｂ シ ー...
  • Page 39 MAIN PART NO. DESCRIPTION 部 品 名 REMARKS REF NO. RANK -410 US062180 CERAMIC CAPACITOR (CHIP) 180P 50V J RECT. チ ッ プ セ ラ（ Ｓ Ｌ ） C413 US14510R CERAMIC CAPACITOR (CHIP) 0.1000 25V Z RECT. チ ッ プ セ ラ（ Ｆ ） -416 US14510R CERAMIC CAPACITOR (CHIP) 0.1000 25V Z RECT.
  • Page 40 MAIN PART NO. DESCRIPTION 部 品 名 REMARKS REF NO. RANK R135 RD357330 CARBON RESISTOR (CHIP) 33.0K 63M J RECT. チ ッ プ 抵 抗 R136 RD358100 CARBON RESISTOR (CHIP) 100.0K 63M J RECT. チ ッ プ 抵 抗 R137 RD356560 CARBON RESISTOR (CHIP) 5.6K 63M J RECT.
  • Page 41 MAIN PART NO. DESCRIPTION 部 品 名 REMARKS REF NO. RANK R425 RD357100 CARBON RESISTOR (CHIP) 10.0K 63M J RECT. チ ッ プ 抵 抗 R426 RD357100 CARBON RESISTOR (CHIP) 10.0K 63M J RECT. チ ッ プ 抵 抗 R501 RD357100 CARBON RESISTOR (CHIP) 10.0K 63M J RECT.
  • Page 42 MAIN PART NO. DESCRIPTION 部 品 名 REMARKS REF NO. RANK C614 US14510R CERAMIC CAPACITOR (CHIP) 0.1000 25V Z RECT. チ ッ プ セ ラ（ Ｆ ） C615 UF01747R ELECTROLYTIC CAPACITOR(CHIP) 47 6.3V チ ッ プ ケ ミ コ ン C616 US126100 CERAMIC CAPACITOR (CHIP) 1.0000 10V Z RECT.
  • Page 43 MAIN PART NO. DESCRIPTION 部 品 名 REMARKS REF NO. RANK IC706 YA736A00 IC LC4032V-75TN48C Ｉ Ｃ CPLD IC707 YA977A00 IC BD45352G-TR Ｉ Ｃ SYSTEM RESET L602 WR604400 COIL INDUCTOR CHIP 470uH 7E10Q-471M-R チ ッ プ イ ン ダ ク タ L603 WR604800 COIL INDUCTOR CHIP 1000uH 7E10Q-102M-R...
  • Page 44 MAIN and SUB PART NO. DESCRIPTION 部 品 名 REMARKS REF NO. RANK R720 RD357100 CARBON RESISTOR (CHIP) 10.0K 63M J RECT. チ ッ プ 抵 抗 R721 RD357100 CARBON RESISTOR (CHIP) 10.0K 63M J RECT. チ ッ プ 抵 抗...

  • Page 45: Block Diagram（ブロックダイアグラム

    CIRCUIT DIAGRAM CONTENTS（目次） BLOCK DIAGRAM（ブロックダイアグラム） ......3 CIRCUIT DIAGRAM（回路図）   MAIN (001 – 002) ..............4–5   SUB ..................5 Notation for Circuit Diagrams （回路図表記上の注意） How to identify inter-sheet connectors （シート間コネクタの読み方について） This indicates the location of the counter inter-sheet connector. Signal name (The alphabet indicates horizontal direction and the number （信号名）...
  • Page 46 BLOCK DIAGRAM (CI2) JK101 LD101 SW101 IC102 (8P) [-60 to -16dBu] INPUT MIC/LINE/HI-Z JK501 LINE VR101 IC301 (8P) [-34 to +10dBu] VR301 IC302 (8P) VR501 IC501 (8P) Q504 LINE OUT HI-Z JK502 [+4dBu] [-44 to 0dBu] Q505 SW301 JK201 LD201 IC102 (8P) [-60 to -16dBu] MIC/LINE...
  • Page 47 MAIN CIRCUIT DIAGRAM 001 (CI2) OP AMP MIC/LINE/HI-Z TAR5S33 (XZ642A00) LINE OUT [+4dBu] REGULATOR +3.3V MAIN: IC605 OP AMP OP AMP OP AMP VOUT OP AMP CONT NOISE 2SC3324-GR (WQ792100) PHONES TRANSISTOR [3.6mW @ 40ohms] MAIN: Q101, Q103, Q201, Q203 OP AMP MIC/LINE OP AMP...
  • Page 48 MAIN CIRCUIT DIAGRAM 002, SUB CIRCUIT DIAGRAM (CI2) MAIN : Not installed（未実装） EEPROM : POLYESTER FILM CAPACITOR (CHIP)（チップマイラーコンデンサー） DTC123JKA (VY67760R) DIGITAL TRANSISTOR MAIN: Q701–703 1: GND 2: IN 3: OUT USB CONTROLLER SYSTEM RESET AI KNOB FOOT SW CPLD Not installed 28CC1-2001049967-1 28CC1-2001049964-2 1 : Not installed（未実装）...

Table of Contents