Table of Contents
Advertisement
9.4.
DDR Section Schematic Diagram (1/2)
BP
PW_PK_D1.5V_CO
R52203
1K
F
BP
RC_VCAL
C52202
0.1
R52205
24
BP
RC_RODT
E
BP
C0A0
BP
C0A1
BP
C0BA0
BP
C0A2
BP
C0BA1
BP
C0A3
BP
C0BA2
BP
C0A4
BP
C0XCS0
BP
BP
C0A5
C0XCS1
BP
BP
C0A6
C0XRAS
BP
C0A7
BP
C0XCAS
BP
C0A8
BP
C0XWE
BP
C0A9
BP
C0ODT
BP
C0A10
BP
C0CKE
BP
C0A11
BP
C0XRESET
BP
C0A12
R52015
BP
C0A13
10K
D
C52001
0.1
BP
COVREFDO1
C52002
0.1
BP
COVREFDO2
C
R52018
10
BP
C0CK
R52019
10
BP
C0XCK
BP
C0DS0
BP
C0DS2
BP
BP
C0XDS0
C0XDS2
BP
BP
C0DM0
C0DM2
B
BP
C0DQ0
BP
C0DQ16
BP
C0DQ1
BP
C0DQ17
BP
C0DQ2
BP
C0DQ18
BP
BP
C0DQ3
C0DQ19
BP
C0DQ4
BP
C0DQ20
BP
C0DQ5
BP
C0DQ21
BP
C0DQ6
BP
C0DQ22
BP
C0DQ7
BP
C0DQ23
BP
C0DS1
BP
C0DS3
BP
C0XDS1
BP
C0XDS3
BP
C0DM1
BP
C0DM3
BP
C0DQ8
BP
C0DQ24
BP
C0DQ9
BP
C0DQ25
BP
C0DQ10
BP
C0DQ26
A
BP
C0DQ11
BP
C0DQ27
BP
C0DQ12
BP
C0DQ28
BP
C0DQ13
BP
C0DQ29
BP
C0DQ14
BP
C0DQ30
BP
C0DQ15
BP
C0DQ31
1
2
R52204
1K
IC52001
RL52001
C3ABTY000043
C0BA2
M3
BA2
C0BA1
N8
BA1
C0BA0
M2
BA0
C0A13
T3
A13
C0A12
N7
A12(/BC)
C0A11
R7
A11
C0A10
L7
A10(AP)
C0A9
R3
A9
C0A8
T8
A8
C0A7
R2
A7
C0A6
R8
A6
C0A5
RL52002
P2
A5
C0A4
P8
A4
C0A3
RL52003
N2
A3
C0A2
RL52004
P3
A2
C0A1
P7
A1
C0A0
N3
A0
C0DQ13
A3
DQU7
C0DQ8
RL52005
B8
DQU6
C0DQ15
A2
DQU5
C0DQ12
DQU4
A7
C0DQ11
RL52006
C2
DQU3
C0DQ10
DQU2
C8
C0DQ9
C3
DQU1
C0DQ14
RL52007
D7
DQU0
C0DQ1
DQL7
H7
C0DQ6
G2
DQL6
C0DQ5
DQL5
H8
C0DQ4
H3
DQL4
C0DQ0
F8
DQL3
C0DQ2
C0CK_A
F2
DQL2
C0DQ7
F7
DQL1
C0DQ3
RL52008
E3
DQL0
C0XCK_A
C0XDS1
RL52009
B7
/DQSU
C0DS1
RL52010
C7
DQSU
C0XDS0
G3
/DQSL
RL52011
C0DS0
F3
DQSL
C0XCS
L2
/CS
C0XRAS
J3
/RAS
C0XCAS
K3
/CAS
C0XWE
RL52012
L3
/WE
C0CKE
K9
CKE
C0CK_A
J7
R52010
CK
C0XCK_A
220
K7
/CK
C0DM1
D3
DMU
RL52013
C0DM0
E7
DML
C0ODT
K1
ODT
C0XRESET
T2
/RESET
DDR3 CH0 (#0)
3
4
C52005
10
C52006
10
C52007
0.1
VDD
N1
C52008
0.1
VDD
R1
C52009
0.1
VDD
R9
C52010
0.1
VDD
N9
C52011
0.1
VDD
K8
VDD
K2
C52012
0.1
VDD
G7
VDD
D9
VDD
B2
C52013
4.7
VDDQ
A1
C52014
0.1
VDDQ
A8
VDDQ
C1
C52016
0.1
VDDQ
C9
C52017
0.1
VDDQ
D2
VDDQ
E9
VDDQ
F1
VDDQ
H2
VDDQ
H9
NC
J1
NC
J9
R52007
ZQ
L8
270
NC
L1
R52009
240
NC
L9
NC
T7
NC
M7
VREFDQ
H1
VREFCA
M8
R52008
VSS
T9
270
VSS
T1
C52003
C52004
VSS
P1
0.1
0.1
VSS
M1
VSS
P9
RL52014
VSS
M9
RL52015
VSS
J8
RL52016
VSS
J2
RL52017
VSS
G8
RL52018
VSS
E1
RL52019
VSS
B3
RL52020
VSS
A9
RL52021
VSSQ
B1
RL52022
VSSQ
B9
RL52023
VSSQ
D8
RL52024
VSSQ
D1
RL52025
VSSQ
E2
VSSQ
F9
VSSQ
E8
VSSQ
G9
VSSQ
G1
5
6
37
IC52002
RL52026
C3ABTY000043
C0BA2
M3
BA2
VDD
N1
C0BA1
N8
BA1
VDD
R1
C0BA0
M2
BA0
VDD
R9
C0A13
T3
A13
VDD
N9
C0A12
N7
A12(/BC)
VDD
K8
C0A11
R7
A11
VDD
K2
C0A10
L7
A10(AP)
VDD
G7
C0A9
R3
A9
VDD
D9
C0A8
T8
A8
VDD
B2
C0A7
R2
A7
VDDQ
A1
C0A6
R8
A6
VDDQ
A8
C0A5
RL52027
P2
A5
VDDQ
C1
C0A4
P8
A4
VDDQ
C9
C0A3
RL52028
N2
VDDQ
A3
D2
C0A2
RL52029
P3
A2
VDDQ
E9
C0A1
VDDQ
P7
A1
F1
C0A0
N3
A0
VDDQ
H2
C0DQ31
A3
DQU7
VDDQ
H9
C0DQ24
B8
DQU6
NC
J1
C0DQ29
A2
DQU5
NC
J9
C0DQ28
DQU4
ZQ
A7
L8
C0DQ27
NC
C2
DQU3
L1
C0DQ26
DQU2
C8
NC
L9
C0DQ25
RL52030
C3
DQU1
NC
T7
C0DQ30
D7
DQU0
NC
M7
C0DQ18
RL52032
DQL7
VREFDQ
H7
H1
C0DQ17
G2
DQL6
VREFCA
M8
C0DQ23
DQL5
H8
VSS
T9
C0DQ20
H3
DQL4
VSS
T1
C0DQ21
F8
DQL3
VSS
P1
C0DQ22
F2
DQL2
VSS
M1
C0DQ16
RL52031
F7
DQL1
VSS
P9
C0DQ19
RL52033
E3
DQL0
VSS
M9
C0XDS3
B7
RL52034
/DQSU
VSS
J8
C0DS3
RL52035
C7
DQSU
VSS
J2
C0XDS2
G3
/DQSL
VSS
RL52036
G8
C0DS2
F3
DQSL
VSS
E1
C0XCS
L2
/CS
VSS
B3
C0XRAS
J3
/RAS
VSS
A9
C0XCA1
K3
/CAS
VSSQ
B1
C0XWE
RL52037
VSSQ
B9
L3
/WE
C0CKE
K9
CKE
VSSQ
D8
C0CK_A
J7
VSSQ
R52014
CK
D1
C0XCK_A
220
K7
/CK
VSSQ
E2
C0DM3
VSSQ
D3
DMU
F9
RL52038
C0DM2
VSSQ
E8
E7
DML
C0ODT
K1
ODT
VSSQ
G9
C0XRESET
T2
/RESET
VSSQ
G1
DDR3 CH0 (#1)
DMP-BDT110GA/GC/GN/GT/GW
DMP-BDT110PU/PX
DDR3 SECTION(1/2)
(DIGITAL P.C.B.(3/11))
SCHEMATIC DIAGRAM
7
1
C52018
10
C52019
10
C52020
0.1
C52021
0.1
C52022
0.1
C52023
0.1
C52024
0.1
C52025
4.7
C52026
0.1
C52028
0.1
C52029
0.1
C52030
0.1
R52011
270
R52013
240
R52012
270
C52031
C52032
0.1
0.1
RL52039
RL52040
RL52041
RL52042
RL52043
RL52044
RL52045
RL52046
RL52047
RL52048
RL52049
RL52050
8
9
Advertisement
Table of Contents
