LG 60PH6700 Service Manual page 16

CH : A , (512MB x16) x2
DDR_512MB_SS
IC701
+1.5V_DDR K4B4G1646B-HCK0
A_RVREF4
A_RVREF1 ARA[0-14]
C713
R706 ARA[0]
0.1uF M8 N3
1K VREFCA A0
1% ARA[1]
P7
A_RVREF1 A1 ARA[2]
P3
A2 ARA[3]
H1 N2
R707
VREFDQ A3 ARA[4]
1K C714 P8
1% 0.1uF A4
1% P2 ARA[5]
240 A5
R710 ARA[6]
L8 R8
ZQ A6
ARA[7]
+1.5V_DDR R2
A7 ARA[8]
+1.5V_DDR T8
A8 ARA[9]
B2 R3
VDD_1 A9 ARA[10]
D9 L7
A_RVREF4 VDD_2 A10/AP
C715 G7 R7 ARA[11]
R708 VDD_3 A11
1K 0.1uF K2 N7 ARA[12]
1% VDD_4 A12/BC
ARA[13]
K8 T3
VDD_5 A13
ARA[14]
N1 T7
VDD_6 A14
R709 N9 M7
1K C716
VDD_7 A15
1% R1
0.1uF
VDD_8
R9 M2
VDD_9 BA0 ARBA0
N8
BA1 ARBA1
M3
BA2 ARBA2
A1
VDDQ_1
A8 J7
R712
VDDQ_2 CK
C1 K7 100
5%
VDDQ_3 CK
C9 K9
VDDQ_4 CKE ARCKE
D2
VDDQ_5
E9 L2
VDDQ_6 CS /ARCS
F1 K1
VDDQ_7 ODT ARODT
H2 J3
/ARRAS
VDDQ_8 RAS
H9 K3
/ARCAS
VDDQ_9 CAS
L3
WE /ARWE
J1
NC_1
J9 T2
NC_2 RESET ARREST
L1
NC_3
L9
NC_4
F3
ARDQS0
DQSL
G3
DQSL /ARDQS0
A9 C7
VSS_1 DQSU ARDQS1
B3 B7
VSS_2 DQSU /ARDQS1
E1
VSS_3
G8 E7
ARDQM0
VSS_4 DML
J2 D3
ARDQM1
VSS_5 DMU
J8
VSS_6 ARDQ[0]
M1 E3
VSS_7 DQL0
M9 F7 ARDQ[1]
VSS_8 DQL1
ARDQ[2]
P1 F2
VSS_9 DQL2
ARDQ[3]
P9 F8
DQL3
VSS_10 ARDQ[4]
T1 H3
VSS_11 DQL4 ARDQ[5]
T9 H8
VSS_12 DQL5 ARDQ[6]
G2
DQL6 ARDQ[7]
H7
DQL7
B1
VSSQ_1
ARDQ[8]
B9 D7
VSSQ_2 DQU0
ARDQ[9]
D1 C3
VSSQ_3 DQU1 ARDQ[10]
D8 C8
VSSQ_4 DQU2 ARDQ[11]
E2 C2
VSSQ_5 DQU3 ARDQ[12]
E8 A7
VSSQ_6 DQU4
F9 A2 ARDQ[13]
VSSQ_7 DQU5
ARDQ[14]
G1 B8
VSSQ_8 DQU6
ARDQ[15]
G9 A3
VSSQ_9 DQU7
CH : B , 256MB x16
DDR_512MB_SS
IC702
K4B4G1646B-HCK0
+1.5V_DDR
B_RVREF6
BRA[0-14]
BRA[0]
M8 N3
B_RVREF5 VREFCA A0 BRA[1]
C709 P7
R702
0.1uF B_RVREF5 A1 BRA[2]
1K P3
1% A2
H1 N2 BRA[3]
VREFDQ A3
BRA[4]
P8
A4
R703 BRA[5]
1% P2
1K C710
240 A5 BRA[6]
1% 0.1uF R711 L8 R8
ZQ A6 BRA[7]
R2
+1.5V_DDR
A7 BRA[8]
T8
A8
B2 R3 BRA[9]
+1.5V_DDR VDD_1 A9
D9 L7 BRA[10]
VDD_2 A10/AP
BRA[11]
G7 R7
VDD_3 A11
BRA[12]
B_RVREF6 K2 N7
C711
VDD_4 A12/BC BRA[13]
R704 K8 T3
1K 0.1uF
VDD_5 A13
1% N1 T7
VDD_6 A14 BRA[14]
N9 M7
VDD_7 A15 BRA[15]
R1
R705 VDD_8
1K C712
R9 M2
1% VDD_9 BA0 BRBA0
0.1uF
N8
BRBA1
BA1
M3
BRBA2
BA2
A1
VDDQ_1
A8 J7
R713
VDDQ_2 CK
C1 K7 100
5%
VDDQ_3 CK
C9 K9
VDDQ_4 CKE BRCKE
D2
VDDQ_5
E9 L2
/BRCS
VDDQ_6 CS
F1 K1
BRODT
VDDQ_7 ODT
H2 J3
VDDQ_8 RAS /BRRAS
H9 K3
VDDQ_9 CAS /BRCAS
L3
WE /BRWE
J1
NC_1
J9 T2
BRREST
NC_2 RESET
L1
NC_3
L9
NC_4
F3
DQSL BRDQS0
G3
DQSL /BRDQS0
A9 C7
VSS_1 DQSU BRDQS1
B3 B7
/BRDQS1
VSS_2 DQSU
E1
VSS_3
G8 E7
VSS_4 DML BRDQM0
J2 D3
VSS_5 DMU BRDQM1
J8
VSS_6
M1 E3 BRDQ[0]
VSS_7 DQL0
M9 F7 BRDQ[1]
VSS_8 DQL1
P1 F2 BRDQ[2]
VSS_9 DQL2
P9 F8 BRDQ[3]
VSS_10 DQL3
T1 H3 BRDQ[4]
VSS_11 DQL4
T9 H8 BRDQ[5]
VSS_12 DQL5
G2
BRDQ[6]
DQL6
H7 BRDQ[7]
DQL7
B1
VSSQ_1
B9 D7 BRDQ[8]
VSSQ_2 DQU0
D1 C3 BRDQ[9]
VSSQ_3 DQU1
D8 C8 BRDQ[10]
VSSQ_4 DQU2
E2 C2 BRDQ[11]
VSSQ_5 DQU3
E8 A7 BRDQ[12]
VSSQ_6 DQU4
F9 A2 BRDQ[13]
DQU5
VSSQ_7
G1 B8 BRDQ[14]
VSSQ_8 DQU6
G9 A3 BRDQ[15]
VSSQ_9 DQU7
THE SYMBOL MARK OF THIS SCHEMETIC DIAGRAM INCORPORATES
SPECIAL FEATURES IMPORTANT FOR PROTECTION FROM X-RADIATION.
FILRE AND ELECTRICAL SHOCK HAZARDS, WHEN SERVICING IF IS
ESSENTIAL THAT ONLY MANUFATURES SPECFIED PARTS BE USED FOR
THE CRITICAL COMPONENTS IN THE SYMBOL MARK OF THE SCHEMETIC.
Copyright © 2013 LG Electronics Inc. All rights reserved.
Only for training and service purposes
DDR_512MB_SS
IC703
K4B4G1646B-HCK0
A_RVREF2
ARA[0-14]
ARA[0]
N3 M8
A0 VREFCA
ARA[1]
P7
A1
A_RVREF3
ARA[2] P3
A2
ARA[3] N2 H1
A3 VREFDQ
ARA[4] P8
A4
ARA[5] P2
A5
ARA[6] R8 L8
A6 ZQ
ARA[7]
R2 +1.5V_DDR
A7
ARA[8]
T8
A8
ARA[9] R3 B2
A9 VDD_1
ARA[10] L7 D9
A10/AP VDD_2
ARA[11] R7 G7
A11 VDD_3
ARA[12] N7 K2
A12/BC VDD_4
ARA[13]
T3 K8
A13 VDD_5
ARA[14]
T7 N1
A14 VDD_6
M7 N9
A15 VDD_7
R1
VDD_8
M2 R9
ARBA0 BA0 VDD_9
N8
ARBA1 BA1
ARCLK1 M3
ARBA2 BA2
ARCLK0 A1
VDDQ_1
J7 A8
R714
CK VDDQ_2
100 K7 C1
5%
CK VDDQ_3
K9 C9
ARCKE CKE VDDQ_4
D2
VDDQ_5
/ARCLK0 L2 E9
/ARCLK1
/ARCSX CS VDDQ_6
K1 F1
ARODT ODT VDDQ_7
J3 H2
RAS VDDQ_8
/ARRAS
K3 H9
/ARCAS CAS VDDQ_9
L3
/ARWE WE
J1
NC_1
T2 J9
ARREST RESET NC_2
L1
NC_3
L9
NC_4
F3
ARDQS2
DQSL
G3
/ARDQS2
DQSL
C7 A9
ARDQS3 DQSU VSS_1
B7 B3
/ARDQS3 DQSU VSS_2
E1
VSS_3
E7 G8
ARDQM2 DML VSS_4
ARDQ[16-23] D3 J2
ARDQM3
DMU VSS_5
J8
ARDQ[0-7] ARDQ[16] VSS_6
E3 M1
ARDQ[17] DQL0 VSS_7
F7 M9
DQL1 VSS_8
ARDQ[18] F2 P1
DQL2 VSS_9
ARDQ[19]
F8 P9
DQL3 VSS_10
ARDQ[20]
H3 T1
ARDQ[21] DQL4 VSS_11
H8 T9
ARDQ[22] DQL5 VSS_12
G2
ARDQ[23] DQL6
ARDQ[24-31] H7
DQL7
B1
ARDQ[8-15] VSSQ_1
ARDQ[24] D7
B9
DQU0 VSSQ_2
ARDQ[25]
C3 D1
DQU1 VSSQ_3
ARDQ[26]
C8 D8
ARDQ[27] DQU2 VSSQ_4
C2 E2
ARDQ[28] DQU3 VSSQ_5
A7 E8
ARDQ[29] DQU4 VSSQ_6
A2 F9
DQU5 VSSQ_7
ARDQ[30] B8 G1
DQU6 VSSQ_8
ARDQ[31]
A3 G9
DQU7 VSSQ_9
DDR_256MB_SS
IC702-*1
K4B2G1646E-BCK0
N3 M8
P7 A0 VREFCA
A1
P3
A2
N2 H1
P8 A3 VREFDQ
A4
P2
R8 A5 L8
A6 ZQ
R2
T8 A7
A8
R3 B2
A9 VDD_1
L7 D9
R7 A10/AP VDD_2 G7
A11 VDD_3
N7 K2
T3 A12/BC VDD_4 K8
A13 VDD_5
N1
VDD_6
M7 NC_5 VDD_7 N9
R1
VDD_8
M2 R9
N8 BA0 VDD_9
BA1
M3
BA2 A1
VDDQ_1
J7 A8
CK VDDQ_2
K7 CK VDDQ_3 C1
K9 C9
CKE VDDQ_4
D2
L2 VDDQ_5 E9
CS VDDQ_6
K1 F1
J3 ODT VDDQ_7 H2
RAS VDDQ_8
K3 H9
CAS VDDQ_9
L3
WE J1
NC_1
T2 J9
RESET NC_2 L1
NC_3
L9
F3 NC_4 T7
DQSL NC_6
G3
BRCLK0 DQSL
C7 A9
DQSU VSS_1
B7 B3
DQSU VSS_2 E1
VSS_3
E7 G8
DML VSS_4
D3 DMU VSS_5 J2
J8
VSS_6
E3 M1
F7 DQL0 VSS_7 M9
DQL1 VSS_8
F2 P1
/BRCLK0 F8 DQL2 VSS_9 P9
DQL3 VSS_10
H3 T1
DQL4 VSS_11
H8 DQL5 VSS_12 T9
G2
DQL6
H7
DQL7 B1
VSSQ_1
D7 B9
C3 DQU0 VSSQ_2 D1
DQU1 VSSQ_3
C8 D8
DQU2 VSSQ_4
C2 DQU3 VSSQ_5 E2
A7 E8
DQU4 VSSQ_6
A2 F9
B8 DQU5 VSSQ_7 G1
DQU6 VSSQ_8
A3 G9
DQU7 VSSQ_9
DDR_256MB_HYNIX
DDR_256MB_ELPIDA
IC702-*2
H5TQ2G63DFR-PBC
N3 M8
P7 A0 VREFCA
A1
P3
N2 A2 H1
A3 VREFDQ
P8
BRDQ[0-7] A4
P2 A5
R8 L8
A6 ZQ
R2
T8 A7
A8
R3 B2
L7 A9 VDD_1 D9
A10/AP VDD_2
R7 G7
A11 VDD_3
N7 K2
T3 A12/BC VDD_4 K8
A13 VDD_5
N1
M7 VDD_6 N9
NC_5 VDD_7
R1
M2 VDD_8 R9
BA0 VDD_9
N8
BA1
M3
BA2 A1
VDDQ_1
J7 A8
K7 CK VDDQ_2 C1
CK VDDQ_3
BRDQ[8-15] K9 C9
CKE VDDQ_4
VDDQ_5 D2
L2 E9
CS VDDQ_6
K1 F1
J3 ODT VDDQ_7 H2
RAS VDDQ_8
K3 H9
L3 CAS VDDQ_9
WE
J1
NC_1
T2 RESET NC_2 J9
L1
NC_3
L9
F3 NC_4 T7
DQSL NC_6
G3
DQSL
C7 A9
DQSU VSS_1
B7 B3
DQSU VSS_2 E1
VSS_3
E7 G8
D3 DML VSS_4 J2
DMU VSS_5
J8
E3 VSS_6 M1
DQL0 VSS_7
F7 M9
DQL1 VSS_8
F2 P1
F8 DQL2 VSS_9 P9
DQL3 VSS_10
H3 T1
H8 DQL4 VSS_11 T9
DQL5 VSS_12
G2
DQL6
H7 DQL7
B1
VSSQ_1
D7 B9
C3 DQU0 VSSQ_2 D1
DQU1 VSSQ_3
C8 D8
C2 DQU2 VSSQ_4 E2
DQU3 VSSQ_5
A7 E8
DQU4 VSSQ_6
A2 DQU5 VSSQ_7 F9
B8 G1
DQU6 VSSQ_8
A3 G9
DQU7 VSSQ_9
DDR_512MB_HYNIX DDR_512MB_ELPIDA
IC701-*1
H5TQ4G63AFR-PBC
N3 A0 VREFCA M8
P7 A1
P3 N2 A2 H1
P8 A3 VREFDQ
1% P2 A4
R8 A5 L8
240 R2 A6 ZQ
R716 T8 A7
R3 A8 B2
L7 A9 VDD_1 D9
R7 A10/AP VDD_2 G7
N7 A11 VDD_3 K2
T3 A12/BC A13 VDD_5 VDD_4 K8
T7 A14 VDD_6 N1
M7 A15 VDD_7 N9
VDD_8 R1
M2 BA0 VDD_9 R9
N8 BA1
M3 BA2
VDDQ_1 A1
K7 J7 CK VDDQ_2 C1 A8
K9 CK VDDQ_3 C9
CKE VDDQ_4 D2
L2 VDDQ_5 E9
K1 CS VDDQ_6 F1
J3 ODT VDDQ_7 H2
K3 RAS VDDQ_8 H9
L3 CAS VDDQ_9
WE J1
T2 NC_1 J9
RESET NC_2 NC_3 L1
NC_4 L9
F3 DQSL
G3 DQSL
C7 DQSU VSS_1 A9
B7 DQSU VSS_2 B3
E7 VSS_3 G8 E1
D3 DML VSS_4 J2
DMU VSS_5 J8
E3 VSS_6 M1
F7 DQL0 VSS_7 M9
F2 DQL1 VSS_8 P1
F8 DQL2 VSS_9 P9
H3 DQL3 VSS_10 T1
H8 DQL4 VSS_11 T9
G2 DQL5 VSS_12
H7 DQL6 DQL7
VSSQ_1 B1
D7 DQU0 VSSQ_2 B9
C3 DQU1 VSSQ_3 D1
C8 DQU2 VSSQ_4 D8
C2 DQU3 VSSQ_5 E2
A7 DQU4 VSSQ_6 E8
A2 DQU5 VSSQ_7 F9
A3 B8 DQU6 VSSQ_8 G9 G1
DQU7 VSSQ_9
DDR_512MB_HYNIX
DDR_512MB_ELPIDA
IC703-*1
H5TQ4G63AFR-PBC
N3 A0 VREFCA M8
P7 A1
N2 P3 A2 H1
P8 A3 VREFDQ
P2 A4
R8 A5 L8
R2 A6 ZQ
T8 A7
R3 A8 B2
L7 A9 VDD_1 D9
R7 A10/AP VDD_2 G7
N7 A11 VDD_3 K2
T3 A13 A12/BC VDD_5 VDD_4 K8
T7 A14 VDD_6 N1
M7 A15 VDD_7 N9
VDD_8 R1
M2 BA0 VDD_9 R9
N8 BA1
M3 BA2
VDDQ_1 A1
K7 J7 CK VDDQ_2 A8 C1
K9 CK VDDQ_3 C9
CKE VDDQ_4 D2
L2 VDDQ_5 E9
K1 CS VDDQ_6 F1
J3 ODT VDDQ_7 H2
K3 RAS VDDQ_8 H9
L3 CAS VDDQ_9
WE J1
T2 NC_1 J9
RESET NC_3 NC_2 L1
NC_4 L9
F3 DQSL
G3 DQSL
C7 DQSU VSS_1 A9
B7 DQSU VSS_2 B3
E7 VSS_3 G8 E1
D3 DML VSS_4 J2
DMU VSS_5 J8
E3 VSS_6 M1
F7 DQL0 VSS_7 M9
F2 DQL1 VSS_8 P1
F8 DQL2 VSS_9 P9
H3 DQL3 VSS_10 T1
H8 DQL4 VSS_11 T9
G2 DQL5 VSS_12
H7 DQL6 DQL7
VSSQ_1 B1
D7 DQU0 VSSQ_2 B9
C3 DQU1 VSSQ_3 D1
C8 DQU2 VSSQ_4 D8
C2 DQU3 VSSQ_5 E2
A7 DQU4 VSSQ_6 E8
A2 DQU5 VSSQ_7 F9
A3 B8 DQU6 VSSQ_8 G1 G9
DQU7 VSSQ_9
IC105
LGE2122[A2_M13]
+1.5V_DDR RVREF_C
C2 L1
RVREF_C
C741 RVREF_C BRDQM0
R726
0.1uF H2
1K BRDQS0
1%
H1
BRDQS0
J2 E2
BRCLK0
BRCLK0 BRDQ0
J1 N3
R727
/BRCLK0 BRCLK0 BRDQ1
1K C742 E1
1%
0.1uF BRDQ2
N1
BRDQ3
D1
BRDQ4
P1
BRDQ5
L6 D2
BRCKE
BRCKE BRDQ6
N2
BRDQ7
E3
BRODT BRODT
L4 H3
/BRRAS BRRAS BRDQM1
D3 K1
/BRCAS BRCAS BRDQS1
D4 K2
/BRCS BRCS BRDQS1
N4
BRDQ8
J4 F2
BRBA0
BRBA0 BRDQ9
M6 M3
BRBA1 BRBA1 BRDQ10
E4 F1
BRBA2 BRBA2 BRDQ11
L2
BRDQ12
BRA[0-15] K4 F3
/BRWE BRWE BRDQ13
M4
BRDQ14
BRA[15]
J3 G3
BRA[14] BRA15 BRDQ15
P4
BRA[13] BRA14
G5
BRA[12] BRA13
P6
BRA12
BRA[11] P5
BRA11
BRA[10]
L5
BRA10
BRA[9]
F4
BRA[8] BRA9
P3
BRA[7] BRA8
H4
BRA[6] BRA7
P2
BRA6
BRA[5] K6
BRA5
IC702-*3 BRA[4]
M5
EDJ2116DEBG-GN-F BRA4
BRA[3]
K5
BRA3
BRA[2]
N3 M8 G6
P7 A0 VREFCA
A1 BRA[1] BRA2
P3 N5
N2 A2 H1
A3 VREFDQ BRA[0] BRA1
P8 E5
A4
P2 BRA0
R8 A5 L8
A6 ZQ +1.5V_DDR
R2
T8 A7
A8
R3 B2
A9 VDD_1
L7 A10/AP VDD_2 D9 B19
R7 G7 DDRV_12
A11 VDD_3
N7 K2 C19
T3 A12/BC VDD_4 K8
A13 VDD_5 DDRV_13
N1 D19
M7 VDD_6 N9
NC_5 VDD_7 DDRV_14
R1 E19
VDD_8
M2 BA0 VDD_9 R9 DDRV_15
N8 F19
BA1
M3 DDRV_16
BA2 A1 G19
VDDQ_1
J7 A8 DDRV_17
K7 CK VDDQ_2 C1
CK VDDQ_3 F5
K9 C9 DDRV_18
CKE VDDQ_4
VDDQ_5 D2 H5
L2 E9 DDRV_19
CS VDDQ_6
K1 F1 N8 G4
J3 ODT VDDQ_7 H2
RAS VDDQ_8 DDRV_20 BRRESET
K3 H9 P8
L3 CAS VDDQ_9
WE DDRV_21
J1 D13
NC_1
T2 J9 DDRV_22
RESET NC_2 L1 E8
NC_3
L9 DDRV_23
F3 NC_4 T7 G11
DQSL A14
G3 DDRV_24
DQSL
D20
C7 A9 DDRV_25
DQSU VSS_1
B7 B3 E20
DQSU VSS_2 E1
VSS_3 DDRV_26
E7 G8 F20
D3 DML VSS_4 J2
DMU VSS_5 DDRV_27
J8 G20
VSS_6
E3 DQL0 VSS_7 M1 DDRV_28
F7 M9 R7
DQL1 VSS_8
F2 P1 DDRV_29
F8 DQL2 VSS_9 P9 R8
DQL3 VSS_10
H3 T1 DDRV_30
H8 DQL4 VSS_11 T9 T5
DQL5 VSS_12
G2 DDRV_31
DQL6
H7 DQL7 T6
B1 DDRV_32
VSSQ_1
D7 B9 T7
C3 DQU0 VSSQ_2 D1
DQU1 VSSQ_3 DDRV_33
C8 D8 T8
C2 DQU2 VSSQ_4 E2
DQU3 VSSQ_5 DDRV_34
A7 E8
DQU4 VSSQ_6
A2 F9
B8 DQU5 VSSQ_7 G1
DQU6 VSSQ_8
A3 G9
DQU7 VSSQ_9
+1.5V_DDR
A_RVREF2
C735
R720
1K 0.1uF
RVREF_A
1%
IC701-*2
EDJ4216BBBG-GN-F R721
1K C736
N3 A0 VREFCA M8 1%
P7 A1 0.1uF
P3 A2
N2 A3 VREFDQ H1
P8 A4
P2 A5
R8 R2 A6 ZQ L8
T8 A7
R3 A8 B2
L7 A9 VDD_1 D9
R7 A10/AP VDD_2 G7
N7 A11 VDD_3 K2
T3 A12/BC VDD_4 K8
A13 VDD_5 N1
M7 VDD_6 N9 +1.5V_DDR
NC_5 VDD_7 R1
M2 BA0 VDD_8 VDD_9 R9
N8 BA1
M3 BA2
VDDQ_1 A1
J7 CK VDDQ_2 A8
K7 CK VDDQ_3 C1
K9 CKE VDDQ_4 C9 A_RVREF3 C733
VDDQ_5 D2
K1 L2 CS VDDQ_6 F1 E9 R718
J3 ODT VDDQ_7 H2 0.1uF
K3 RAS VDDQ_8 H9 1K
L3 CAS VDDQ_9 1%
WE J1
T2 NC_1 J9
RESET NC_2 L1
NC_3 L9
F3 NC_4 T7
G3 DQSL A14
DQSL
C7 DQSU VSS_1 A9 R719
B7 DQSU VSS_2 B3
VSS_3 E1 1K C734
E7 DML VSS_4 G8 1%
D3 DMU VSS_5 J2 0.1uF
VSS_6 J8
E3 F7 DQL0 VSS_7 M9 M1
F2 DQL1 VSS_8 P1
F8 DQL2 VSS_9 P9
H3 DQL3 VSS_10 T1
H8 DQL4 VSS_11 T9
G2 DQL5 VSS_12
H7 DQL6
DQL7 B1
D7 VSSQ_1 B9
C3 DQU0 VSSQ_2 D1
C8 DQU2 DQU1 VSSQ_3 VSSQ_4 D8
C2 DQU3 VSSQ_5 E2
A7 DQU4 VSSQ_6 E8
A2 DQU5 VSSQ_7 F9
B8 DQU6 VSSQ_8 G1
A3 DQU7 VSSQ_9 G9
IC703-*2
EDJ4216BBBG-GN-F
N3 A0 VREFCA M8
P7 A1
P3 A2
N2 A3 VREFDQ H1
P2 P8 A4
R8 A5 L8
R2 A6 ZQ
T8 A7
R3 A8 B2
L7 A9 VDD_1 D9
R7 A10/AP VDD_2 G7
N7 A11 VDD_3 K2
T3 A12/BC VDD_4 K8
A13 VDD_5 N1
M7 NC_5 VDD_6 VDD_7 N9
VDD_8 R1
M2 BA0 VDD_9 R9
N8 BA1
M3 BA2
VDDQ_1 A1
J7 CK VDDQ_2 A8
K7 CK VDDQ_3 C1
K9 CKE VDDQ_4 D2 C9
L2 VDDQ_5 E9
K1 CS VDDQ_6 F1
J3 ODT VDDQ_7 H2
K3 RAS VDDQ_8 H9
L3 CAS VDDQ_9
WE J1
T2 NC_1 J9
RESET NC_2 L1
NC_3 L9
F3 DQSL A14 NC_4 T7
G3 DQSL
C7 DQSU VSS_1 A9
B7 DQSU VSS_2 B3
VSS_3 E1
E7 DML VSS_4 G8
D3 DMU VSS_5 J2 J8
E3 VSS_6 M1
F7 DQL0 VSS_7 M9
F2 DQL1 VSS_8 P1
F8 DQL2 VSS_9 P9
H3 DQL3 VSS_10 T1
H8 DQL4 VSS_11 T9
G2 DQL5 VSS_12
H7 DQL6
DQL7 B1
D7 DQU0 VSSQ_2 VSSQ_1 B9
C3 DQU1 VSSQ_3 D1
C8 DQU2 VSSQ_4 D8
C2 DQU3 VSSQ_5 E2
A7 DQU4 VSSQ_6 E8
A2 DQU5 VSSQ_7 F9
B8 DQU6 VSSQ_8 G1
A3 DQU7 VSSQ_9 G9
BRDQM0
BRDQS0
/BRDQS0 BRDQ[0-7]
BRDQ[0]
BRDQ[1]
BRDQ[2]
BRDQ[3]
BRDQ[4]
BRDQ[5]
BRDQ[6]
BRDQ[7]
BRDQM1
BRDQS1
BRDQ[8-15]
/BRDQS1
BRDQ[8]
BRDQ[9]
BRDQ[10]
BRDQ[11]
BRDQ[12]
BRDQ[13]
BRDQ[14]
BRDQ[15]
BRREST
IC105
LGE2122[A2_M13]
+1.5V_DDR
+1.5V_DDR
R1 D12
DDRV_1 ARDQM0 ARDQM0
R2 D14
ARDQS0
C746 DDRV_2 ARDQS0
R730 R3 C14
0.1uF /ARDQS0 ARDQ[0-7]
1K DDRV_3 ARDQS0 ARDQ[0]
R4 B17
1%
DDRV_4 ARDQ0 ARDQ[1]
R5 D10
DDRV_5 ARDQ1
K3 C17 ARDQ[2]
R731 DDRV_6 ARDQ2
ARDQ[3]
1K C747 R6 C10
DDRV_7 ARDQ3
1% 0.1uF ARDQ[4]
L8 C18
DDRV_8 ARDQ4
ARDQ[5]
M8 B9
DDRV_9 ARDQ5 ARDQ[6]
D17 E18
DDRV_10 ARDQ6 ARDQ[7]
A19 D9
DDRV_11 ARDQ7
J22 C15
TP700 MEMTP ARDQM1 ARDQM1
K22 A13
TP701 MEMTN ARDQS1 ARDQS1
RVREF_A B13
/ARDQS1 ARDQ[8-15]
ARDQS1 ARDQ[8]
B11
ARDQ8 ARDQ[9]
D18 B16
RVREF_A ARDQ9 ARDQ[10]
A11
ARDQ10
A17 ARDQ[11]
ARDQ11
C12 ARDQ[12]
G8
ARCKE ARCKE ARDQ12
ARDQ[13]
A16
ARDQ13
ARDQ[14]
B5 C11
ARCLK1
ARCLK1 ARDQ14 ARDQ[15]
A5 C16
/ARCLK1 ARCLK1 ARDQ15
B14 A3
ARCLK0 ARCLK0 ARDQM2 ARDQM2
A14 D5
/ARCLK0 ARCLK0 ARDQS2 ARDQS2
C5
ARDQS2 /ARDQS2
ARDQ[16] ARDQ[16-23]
F13 E7
ARODT
ARODT ARDQ16 ARDQ[17]
E13 B2
/ARRAS
ARRAS ARDQ17 ARDQ[18]
G13 C8
/ARCAS ARCAS ARDQ18 ARDQ[19]
G15 B1
/ARCS ARCS ARDQ19
H18 A9 ARDQ[20]
/ARWE ARWE ARDQ20
C1 ARDQ[21]
ARDQ21
ARDQ[22]
G16 C9
ARREST ARRESET ARDQ22
ARDQ[23]
C3
ARDQ23
D15
ARBA0 ARBA0
F9 C6
ARBA1 ARBA1 ARDQM3 ARDQM3
G18 A4
ARBA2 ARBA2 ARDQS3 ARDQS3
B4
ARDQ[24-31]
ARDQS3 /ARDQS3
ARDQ[24]
F15 A1
/ARCSX ARCSX ARDQ24
ARDQ[25]
B7
ARA[14] ARDQ25 ARDQ[26]
D11 C4
ARA[13] ARA14 ARDQ26 ARDQ[27]
F16 C7
ARA[12] ARA13 ARDQ27 ARDQ[28]
D8 B3
ARA12 ARDQ28
ARA[11] E11 A7 ARDQ[29]
ARA11 ARDQ29
ARA[10] G9 A2 ARDQ[30]
ARA10 ARDQ30
ARA[9] ARDQ[31]
E16 D7
ARA9 ARDQ31
ARA[8]
F11 VDD3V3
ARA[7] ARA8
G17
ARA[6] ARA
F10 A20
ARA[5] ARA6 AVDD33_MEMPLL
E17 H9
ARA5 AVSS33_MEMPLL
ARA[4] E10 C700
ARA4
ARA[3] 0.1uF
E15
ARA3
ARA[2]
F17
ARA[1] ARA2
G10
ARA[0] ARA1
F18
ARA0
ARA[0-14]
+1.5V_DDR
C707
C718 C720 C722 C724 C726 C728 C705
10uF
0.1uF 0.1uF 0.1uF 0.1uF 0.1uF 0.1uF 1uF
10V
+1.5V_DDR
C706 C708
C717 C719 C721 C723 C725 C727
10uF
0.1uF 0.1uF 0.1uF 0.1uF 0.1uF 0.1uF 1uF
10V
+1.5V_DDR
C750 C754 C703 C701
1uF 10uF
0.1uF 0.1uF
10V
+1.5V_DDR
C704
C745 C751 C753 C755 C757 C702
1uF 10uF
0.1uF 0.1uF 0.1uF 0.1uF 0.1uF
10V
DDR ONE SIDE 12 2011.12.09
LGE Internal Use Only