Table of Contents
Advertisement
A
SCHEMATIC DIAGRAMS
Network Circuit Section - 2/2
1
Main Memory
Q603
A13
21
53
D31
BS1
DQ15
A14
20
51
D30
BS0
DQ14
50
D29
DQ13
A15
R603 0
36
48
D28
A12/NC
DQ12
A16
35
47
D27
R604 0
A11
DQ11
A17
22
45
D26
A10
DQ10
A18
34
44
D25
A9
DQ9
A19
33
42
D24
A8
DQ8
A20
32
A7
A21
31
13
D23
A6
DQ7
A22
30
11
D22
A5
DQ6
A23
29
10
D21
A4
DQ5
A24
26
8
D20
A3
DQ4
A25
25
7
D19
A2
DQ3
A26
24
5
D18
A1
DQ2
A27
23
4
D17
A0
DQ1
2
D16
DQ0
XSDRAMCS
19
CS
XSDRAS
18
RAS
XOE
17
CAS
XWE
16
WE
SDCLK
38
CLK
SDCKE
37
40
2
CKE
NC
SDQM3
39
+3.3V
UDQM
SDQM2
15
LDQM
+3.3V
49
VccQ3
43
VccQ2
27
9
Vcc2
VccQ1
14
3
Vcc1
VccQ0
1
Vcc0
52
VssQ3
54
46
Vss2
VssQ2
41
12
Vss1
VssQ1
28
6
Vss0
VssQ0
Q608
A13
21
53
D15
BS1
DQ15
A14
20
51
D14
BS0
DQ14
50
D13
DQ13
A15
R628 0
36
48
D12
A12/NC
DQ12
A16
R629 0
35
47
D11
A11
DQ11
A17
22
45
D10
A10
DQ10
A18
34
44
D9
A9
DQ9
A19
33
42
D8
A8
DQ8
A20
32
A7
A21
31
13
D7
A6
DQ7
A22
30
11
D6
A5
DQ6
A23
29
10
D5
A4
DQ5
A24
26
8
D4
A3
DQ4
A25
25
7
D3
A2
DQ3
A26
24
5
D2
A1
DQ2
A27
23
4
D1
A0
DQ1
2
D0
DQ0
+3.3V
3
XSDRAMCS
19
CS
XSDRAS
18
RAS
XOE
17
CAS
XWE
16
WE
SDCLK
38
CLK
SDCKE
37
40
CKE
NC
SDQM3
39
+3.3V
UDQM
SDQM2
15
LDQM
+3.3V
49
VccQ3
43
VccQ2
27
9
Vcc2
VccQ1
14
3
Vcc1
VccQ0
1
Vcc0
52
VssQ3
54
46
Vss2
VssQ2
41
12
Vss1
VssQ1
28
6
Vss0
VssQ0
XWE
XOE
XLANCS
XFLASHCS
XTPWR
ANINT
+3.3V
+3.3V
+3.3V +3.3V
4
+3.3V
+3.3V
LANRESET
DAMUTE
XDACS
DIGDO
DIGCL
XDARST
XDITPD
5
XDITCS
(XURESET)
(XPOR)
XRESET
OPTSIGNAL
ST
LK
ESET
B
Program Flash ROM
+3.3V
Q604
A21
10
45
D15
A20
D15
A20
9
43
D14
A19
D14
A19
16
41
D13
A18
D13
A18
17
39
D12
A17
D12
A17
48
36
D11
A16
D11
A16
1
34
D10
A15
D10
A15
2
32
D9
A14
D9
A14
3
30
D8
A13
D8
A13
4
A12
A12
5
44
D7
A11
D7
A11
6
42
D6
A10
D6
A10
7
40
D5
A9
D5
A9
8
38
D4
A8
D4
A8
18
35
D3
A7
D3
A7
19
33
D2
D15
A6
D2
A6
20
31
D1
D14
A5
D1
A5
21
29
D0
D13
A4
D0
A4
22
D12
+3.3V +3.3V
A3
A3
23
D11
A2
A2
24
13
D10
A1
NC
A1
25
D9
A0
D8
47
D7
BYTE
15
D6
RY/BY
14
D5
WP/ACC
XWE
11
D4
WE
XOE
28
D3
OE
XFLASHCS
26
12
D2
CE
RESET
D1
D0
+3.3V
XWE
XOE
XLANCS
LANINT
EXPRDY
LANRESET
+3.3V
+3.3V
+3.3V
OPTSIGNAL
1
Q618A
COM2_TXD
COM2_RXD
LANRESET
DAMUTE
XDACS
DIGDO
DIGCL
XDARST
XDITPD
XDITCS
(XURESET)
(XPOR)
C670
NC
R658
10K
C671
NC
R670
NC
C682
NC
R671
4.7K
C683
NC
R674
4.7K
C684
0.1
R675
4.7K
C691
0.1
R676
4.7K
P601
NC
R677
4.7K
P603A
NC
R680
0
P604B
NC
R681
NC
P606B
BM05-SRSS-TB
R693
4.7K
P608B
52610-1390
R694
10K
P610B
52610-1390
R695
NC
R559
NC
R696
NC
R560
10K
R697
MCR35103J
R561
NC
Q611
NC
R619
NC
Q615
S-80127CNMC-JKM
R624
NC
X603
NC
R638
0
R639
NC
R640
NC
R641
NC
+3.3V
+3.3V
Q616
60
91
SA19
RXD+
59
SA18
58
SA17
54
SA16
53
92
SA15
RXD-
52
SA14
51
SA13
50
CS8900A
SA12
48
R605
SA11
8.2_1%
47
87
SA10
TXD+
46
SA9
45
SA8
44
SA7
43
88
SA6
TXD-
42
R607
SA5
8.2_1%
41
SA4
83
A3
40
DO+
SA3
A2
39
SA2
84
DO-
A1
38
SA1
37
SA0
81
CI-
18
SD15
82
CI+
19
SD14
20
SD13
79
21
DI-
SD12
24
SD11
80
DI+
25
SD10
26
SD9
27
SD8
74
78
SD7
BSTS / HCI
73
SD6
72
17
SD5
CSOUT
71
SD4
68
SD3
67
SD2
66
SD1
65
SD0
3
EECS
6
EEDIN
7
5
CHIPSEL
EEDOUT
2
4
ELCS
EESK
28
MEMW
29
MEMR
62
+3.3V
IOW
61
IOR
49
REFRESH
36
SBHE
63
AEN
34
MEMCS16
33
77
IOCS16
SLEEP
32
INTRQ0
99
LINKLED
64
100
IOCHRDY
LANLED
35
INTRQ3
30
INTRQ2
31
93
INTRQ1
RES
75
RESET
11
76
DMARQ2
TEST
12
DMACK2
13
DMARQ1
14
DMACK1
15
97
DMARQ0
XTAL1
16
98
DMACK0
XTAL2
L605
BLM21P221SG
L606
BLM21P221SG
7
6
2
Q618C
+5.6V
TC7W14FK
TC7W14FK
D601
1SS352
Q609C
TC7W14FK
COM2_TXD
6
2
3
5
Q618B
TC7W14FK
R654
4.7K
COM2_RXD
(XURESET)
R683 4.7K
(XPOR)
R684 4.7K
XTRST
TDI
TMS
TXCLK
TDO
XURESET
C
100_1%
R601
100_1%
R602
R553
100_1%
R554
100_1%
R555
R556
27K_1%
27K_1%
C634
0.01
+3.3V
Q606
1
6
+5V
CS
NC
4
DO
3
DI
2
7
SK
DC
93LC46B
TXD-
MAC Address
CT
TXD+
E2ROM
RXD-
RXD+
LINKLED
LANLED
OPTSIGNAL
R642
10K_1%
R698
10K_1%
R699
2.7M_1%
X602
20MHz
DAMUTE
XDACS
DIGDO
DIGCL
XDARST
XDITPD
XDITCS
COM2_TXD (0-5V)
COM2_RXD (0-5V)
(XURESET)
(XPOR)
F32K
+3.3V
R693
4.7K
R668
0
XTRST
TDI
TMS
TXCLK
TDO
XURESET
R678
0
R679
0
NAC-2.3
D
+3.3V
P608B
1
2
3
4
5
6
7
8
9
10
11
12
13
13
12
11
10
9
8
7
6
5
4
3
2
1
P610B
P605
1
2
3
4
5
6
7
8
9
10
11
12
13
14
NC
Advertisement
Table of Contents
