Haier 42EP24S Service Manual page 30

5
D
RP36 33Rx4
MA0- MA0
5 4
MA1- MA1
6 3
MA2- MA2
7 2
MA3- MA3
8 1
RP37 33Rx4
MA4- MA4
5 4
MA5- MA5
6 3
MA6- MA6
7 2
MA7- MA7
8 1
C
RP38 33Rx4
MA8- MA8
5 4
MA9- MA9
6 3
MA10- MA10
7 2
MA11- MA11
8 1
RP41 33Rx4
DQM1-
DQM1
5 4
DQM0
DQM0-
6 3
DQM3- DQM3
7 2
DQM2- DQM2
8 1
B
VDDMQ VDDM
VDDMQ
A
C77 C78 C79
10uF/16V 10uF/16V 10uF/16V
DDR_B2
SDRAM DECOUPLING CAPACITORS
5
4
U3
DQ0
97
DQ0
DQ1
98
DQ1
DQ2
100
MA[0..11] DQ2
DQ3
1
DQ3
DQ4
3
DQ4
DQ5
4
DQ5
DQ6
6
DQ6
DQ7
7
DQ7
DQ16
9
DQ16
DQ17
10
DQ17
DQ18
12
DQ18
DQ19
13
DQ19
DQ20
17
DQ20
DQ21
18
DQ21
DQ22
20
DQ22
DQ23
21
DQ23
DQM1-
23
DM0
DQM0-
24
DM2
DDQS
94
DQS 4M X 32 DDR
DQM[0..3]
38
NC
39
NC
40
NC
41
NC
42
NC
43
NC
44
NC
87
NC
88
NC
89
NC
90
NC
91
DNC
93
NC
TC59S6432CFT_4
R282
VDDMQ
DDR VDDMQ / VDDM de-caps
C80 C81 C82 C83
100nF 100nF 100nF 100nF
4
3
Each MD trace must be equal length.
Each DQS trace must be equal
RP39 33Rx4
length.
BA1-
5 4
BA0-
6 3
CS0#-
7 2
RAS#-
8 1
CAS#-
5 4
WE#-
6 3
CLKE-
7 2
MCLK0
8 1
MCLK0#
RP40 33Rx4
DQ31
DQ30
DQ29
DQ28
DQ27
DQ26
DQ25
DQ24
DQ15
DQ14
DQ13
DQ12
DQ11
DQ10
DQ9
DQ8
DM1
DM3
VREF
VDDQ
VDDQ
VDDQ
VDDQ
VDDQ
VDDQ
VDDQ
VDDQ
VDDQ
VDDQ
VDDM
0R
VDDM
C84 C85 C86 C87 C88 C300 C89
100nF 100nF 100nF 100nF 100nF 100nF 100nF
3
2
Test pads for DDR
MCLK0#
TP26
TP_T_C30
BA1
MCLK0
TP7
BA0
TP_T_C30
CS0#
DDQS TP8
RAS#
TP_T_C30
CAS#
WE#
DQM0
TP9
CLKE
TP_T_C30
DQ23 TP10
TP_T_C30
CAS#
TP11
TP_T_C30
DQ31 RAS# TP12
84
DQ30 TP_T_C30
83
DQ29
81
DQ28 CS0#
TP13
80
DQ27
TP_T_C30
78
DQ26
77
DQ25 TP14
75
DQ24
TP_T_C30
74
DQ15
TP15
72
DQ14
TP_T_C30
71
DQ13
69
DQ12 TP16
68
DQ11
TP_T_C30
64
DQ10
63
DQ9
61
DQ8
VDDMQ VDDMQ
60
DQM3-
56
DQM2-
57
C75 R62
100nF 1K
MVREF
58
MVREF
R63
2
C76
8
1K
14
100nF
22
59
67
73
79
86
95
VDDMQ
C90
C90 MOVE PAGE 15.
100nF
C91 C299 C301 C303
100nF 100nF 100nF 100nF
Title
Size
B
PRELIMINARY
Date:
2
1
MCLK0
MCLK0
R56
51R
C74 100nF
R57
51R
MCLK0#
MCLK0#
R58 15R_DNS R58 MOVED TO PAGE 5.
R59 15R_DNS
DQS[0..3]
DDQS DQS0
DQS1
DQS2
R60 15R-->0R
DQS3
R61 15R_DNS
MD[0..31]
RP10 33Rx4
DQ23 MD0
5 4
DQ22 MD1
6 3
DQ20 MD2
7 2
DQ21 MD3
8 1
RP11 33Rx4
DQ19 MD4
5 4
DQ18 MD5
6 3
DQ17 MD6
7 2
DQ16 MD7
8 1
RP12 33Rx4
DQ7 MD8
5 4
DQ6 MD9
6 3
DQ5 MD10
7 2
DQ4 MD11
8 1
RP13 33Rx4
DQ3 MD12
5 4
DQ2 MD13
6 3
DQ1 MD14
7 2
DQ0 MD15
8 1
RP14 33Rx4
DQ31 MD16
5 4
DQ29 MD17
6 3
DQ30 MD18
7 2
DQ28 MD19
8 1
RP15 33Rx4
DQ27 MD20
5 4
DQ26 MD21
6 3
DQ25 MD22
7 2
DQ24 MD23
8 1
RP16 33Rx4
DQ15 MD24
5 4
DQ14 MD25
6 3
DQ13 MD26
7 2
DQ12 MD27
8 1
RP17 33Rx4
DQ10 MD28
5 4
DQ11 MD29
6 3
DQ8 MD30
7 2
DQ9 MD31
8 1
MEMORY DECOUPLING SCHEME
DDR
Document Number Rev
W90DL-288---Q
2005-07-21 Sheet 7 of 25
1
D
C
B
A
A-01