Pin Descriptions; Functional Block Diagram - Integra RDC-7.1 Service Manual

QQ
3 7 63 1515 0
IC BLOCK DIAGRAM AND DESCRIPTION
IC42S16800-7T(2Mx8 bitsx4 banks Synchronus Dynamic RAM)
PIN CONFIGURATIONS
54-Pin TSOP-2 (IC42S16800)
VDD 1
DQ0 2
VDDQ 3
DQ1 4
DQ2 5
VSSQ 6
DQ3 7
DQ4 8
VDDQ 9
DQ5 10
DQ6 11
VSSQ 12
DQ7 13
VDD 14
LDQM 15
WE 16
CAS 17
RAS 18
CS 19
BA0 20
BA1 21
A10 22
A0 23
A1 24
A2 25
TE A3 26
L 13942296513
VDD 27

FUNCTIONAL BLOCK DIAGRAM

CLK
Clock
Generator
CKE
Address
CS
RAS
www
CAS
WE
.
http://www.xiaoyu163.com
54 VSS
53 DQ15
52 VSSQ
51 DQ14
50 DQ13
49 VDDQ
48 DQ12
47 DQ11
46 VSSQ
45 DQ10
44 DQ9
43 VDDQ
42 DQ8
41 VSS
40 NC
39 UDQM
38 CLK
37 CKE
36 NC
35 A11
34 A9
33
A8
32 A7
31 A6
30 A5
29 A4
28 VSS
Row
Address
Buffer
&
Mode
Refresh
Register
Counter
Column
Address
Buffer
x ao u163
y
Burst
Counter
i
http://www.xiaoyu163.com
2 9
8

PIN DESCRIPTIONS

Pin Name
CLK
CKE
CS
RAS
CAS
WE
DQ0 ~ DQ15
Pin Name
DQM
A0-11
BA0,1
V
DD
V
DDQ
V
SS
Q Q
V
3 6 7 1 3
SSQ
Bank C
Bank B
Bank A
Sense Amplifier
Column Decoder &
Latch Circuit
&
co
Data Control Circuit
.
9 4 2 8
Function
Master Clock
Clock Enable
Chip Select
Row Address Strobe
Column Address Strobe
Write Enable
Data I/O
Function
DQ Mask Enable
Address Input
Bank Address
Power Supply
Power Supply for DQ
Ground
Ground for DQ
1 5 0 5 8 2 9 9 4
Bank D
m
TX-NR1000
9 9
2 8 9 9
DQM
DQ