Philips 55PML9008/12 Service Manual page 54

9-3-7 DDR
N am i n g r u le D DR 4 / LP D D R4
U401A
C_CA0 AT21
A12/ DDRC_ADCT0
C_CA1 AY21
AU24 A10/ DDRC_ADCT1
C_CA2
A3/DDR C_ADCT2
C_CA3 AT24
A7/DDR C_ADCT3
C_CA4 AW25
C_CA5 AV24 A13/ DDRC_ADCT4
A1/DDR C_ADCT5
C _C LK_P AW23
CK0_t/DDRC_CK
C _C LK_N AV23
DDRC_CKE0 AU21 CK0_c/ DDRC_CKB
to
CKE0/ DDRC _CKE0
AR22
BP_VREF_CD (TP)
Point
C_CS0_N AU23
CS0/DD RC_CS0
LPDDR4_RESET_N_CD AP22
AN22 RESETN/DDRCD _RESET
BP_ZN_CD (TP)
D_CA0 AU19
AT19 ODT/DDRD_ADC T0
D_CA1
D_CA2 AW18 RASN/DDRD_AD CT1
A0/DDR D_ADCT2
D_CA3 AT17
AR19 BA0/DDRD_ADCT3
D_CA4
D_CA5 AR18 CASN/DDRD_AD CT4
WEN/DDRD_ADCT5
D _C LK_P AW19
AY19 CK1_t/DDRD_CK
D _C LK_N
P o i nt CK1_c/ DDRD_CKB
DDRD_CKE0 AU17
AV19 NC(CKE1)/ DDRD _CKE0
D_CS0_N
CS1/DD RD_CS0
C_DMI0 AV27
DQ0/DDRC_DM0
C_DMI1 AR28
AV28 DQ11/ DDRC _DM1
C_DQ0
DQ1/DDRC_DQ0
C_DQ1 AV26
DQ2/DDRC_DQ1
C_DQ2 AY26
C_DQ3 AW26 DQ4/DDRC_DQ2
DQ6/DDRC_DQ3
C_DQ4 AU30
AV30 DQ7/DDRC_DQ4
C_DQ5
DQ5/DDRC_DQ5
C_DQ6 AY30
DQ3/DDRC_DQ6
C_DQ7 AW29
AP27 DM0/DDRC_DQ7
C_DQ8
DM1/DDRC_DQ8
C_DQ9 AR29
DQ15/ DDRC _DQ9
C_DQ10 AT29
C_DQ11 AP29 DQ9/DDRC_DQ10
DQ13/ DDRC _DQ11
C_DQ12 AP24
AP25 DQ12/ DDRC _DQ12
C_DQ13
C_DQ14 AR26 DQ14/ DDRC _DQ13
DQ10/ DDRC _DQ14
C_DQ15 AT26
AW14 DQ8/DDRC_DQ15
D_DMI0
DQ17/ DDRD _DM0
D_DMI1 AP11
DQ30/ DDRD _DM1
D_DQ0 AY14
AW15 DM2/DDRD_DQ0
D_DQ1
DQ19/ DDRD _DQ1
D_DQ2 AV15
AY16 DQ21/ DDRD _DQ2
D_DQ3
D_DQ4 AV11 DQ23/ DDRD _DQ3
DQ22/ DDRD _DQ4
D_DQ5 AY11
AV12 DQ20/ DDRD _DQ5
D_DQ6
DQ18/ DDRD _DQ6
D_DQ7 AW12
DQ16/ DDRD _DQ7
D_DQ8 AP13
D_DQ9 AR12 DM3/DDRD_DQ8
DQ24/ DDRD _DQ9
D_DQ10 AR11
DQ28/ DDRD _DQ10
D_DQ11 AU11
D_DQ12 AP16 DQ26/ DDRD _DQ11
DQ29/ DDRD _DQ12
D_DQ13 AR15
AR14 DQ25/ DDRD _DQ13
D_DQ14
D_DQ15 AU14 DQ31/ DDRD _DQ14
DQ27/ DDRD _DQ15
C_DQS0_P AY28
AW28 DQS0t/ DDRC_PDQS0
C_DQS0_N
C_DQS1_P AU27 DQS0c/DDRC_NDQS0
DQS1t/ DDRC_PDQS1
C_DQS1_N AT27
AY13 DQS1c/DDRC_NDQS1
D_DQS0_P
D_DQS0_N AW13 DQS2t/ DDRD_PDQS0
DQS2c/DDRD_NDQS0
D_DQS1_P AT13
AU13 DQS3t/ DDRD_PDQS1
D_DQS1_N
DQS3c/DDRD_NDQS1
AV21
ACTN/D DRC_CKE1
AP21
BA1/DDRC_CS1
AV16
A8/DDR D_CKE1
AW21
A4/DDR D_CS1
AU16
AV18 A11/ NC1_CD
AT16 A2/NC_CD
A6/NC_CD
AR17
AR24 BG0/NC _CD
AU25 NC(TEN )/NC _CD
NC(BG1)/NC _CD
AR23
TP1
AV25 A5/NC_CD
A9/NC_CD
AF21
STBC_GPI_19(SUSPEND_ENB_CD)
AL16
+VDD1_1V8 MVDD_CD_LDO_18
AK24
MVDDQLP:
1.1V for MVDDQLP MVDDQLP_CD_11
AK22
LPDDR4; MVDDQLP_CD_11
AK23
0.6V for MVDDQLP_CD_11
LPDDR4x
AK19
MVDDQ_1.1V
MVDDQ_CD_11
AK20
AL18 MVDDQ_CD_11
MVDDQ_CD_11
AL19
AL20 MVDDQ_CD_11
AL21 MVDDQ_CD_11
MVDDQ_CD_11
AT9
AU9 MVDDQ_CD_11
MVDDQ_CD_11
AH21
MVDD_0.8V MVDD_CD_08
AH22
AH23 MVDD_CD_08
AJ22 MVDD_CD_08
MVDD_CD_08
AJ24
MVDD_CD_08
NT72676BG-P/B
U402A
C H A C H B
A_DQ0 B2 AA2 B_DQ0
C2 DQ0_a DQ0_b Y 2
A_DQ1 B_DQ1
A_DQ2 E2 DQ1_a DQ1_b V2 B_DQ2
DQ2_a DQ2_b
A_DQ3 F2 U2 B_DQ3
F4 DQ3_a DQ3_b U4
A_DQ4 B_DQ4
DQ4_a DQ4_b
A_DQ5 E4 V4 B_DQ5
C4 DQ5_a DQ5_b Y 4
A_DQ6 B_DQ6
A_DQ7 B4 DQ6_a DQ6_b AA4 B_DQ7
DQ7_a DQ7_b
D3 W3
A_DQS0_P B_DQS0_P
DQS0_t_a DQS0_t_b
A_DQS0_N E3 V3 B_DQS0_N
DQS0_c_a DQS0_c_b
C3 Y 3
A_DMI0 B_DMI0
DMI0_a DMI0_b
A_DQ8 B11 AA11 B_DQ8
A_DQ9 C11 DQ8_a DQ8_b Y 11 B_DQ9
DQ9_a DQ9_b
A_DQ10 E11 V11 B_DQ10
F11 DQ10_a DQ10_b U11
A_DQ11 B_DQ11
DQ11_a DQ11_b
A_DQ12 F9 U9 B_DQ12
DQ12_a DQ12_b
A_DQ13 E9 V9 B_DQ13
A_DQ14 C9 DQ13_a DQ13_b Y 9 B_DQ14
DQ14_a DQ14_b
A_DQ15 B9 AA9 B_DQ15
DQ15_a DQ15_b
A_DQS1_P D10 W10 B_DQS1_P
DQS1_t_a DQS1_t_b
A_DQS1_N E10 V10 B_DQS1_N
DQS1_c_a DQS1_c_b
A_DMI1 C10 Y 10 B_DMI1
DMI1_a DMI1_b
H2 R2
A_CA0 B_CA0
CA0_a CA0_b
A_CA1 J2 P2 B_CA1
CA1_a CA1_b
A_CA2 H9 R9 B_CA2 LP D D R4 = H /L P D DR 4 X =H , Low disable CA ODT
A_CA3 H10 CA2_a CA2_b R10 B_CA3
Low disable CA ODT L P DD R 4 =H / L PD D R4 X = H,
CA3_a CA3_b
A_CA4 H11 R11 B_CA4
J11 CA4_a CA4_b P11
A_CA5 B_CA5
CA5_a CA5_B
Po i n t to
P oi n t A _CLK_P J8 P8 B_CLK_P
to
J9 CK_t_a CK_t_b P9
A _CLK_N B_CLK_N
CK_c_a CK_c_b
Point
Point DRAMA_CKE0 J4 P4 DRAMB_CKE0
J5 CKE0_a CKE0_b P5
CKE1_a CKE1_b
H4 R4
A_CS0_N B_CS0_N
H3 CS0_a CS0_b R3
CS1_a CS1_b
G2 T2
R402 0R05 A_ODT0 B_ODT0 R404 0R05
MVDDQ_1. 1V ODT_CA_a ODT_CA_b MVDDQ_1. 1V
R401 240R 1% A_ZQ A5 A8 A_ZQ1 R4174 NC
MVDDQLP MVDDQLP
ZQ0_a ZQ1_a
DR A M_R ESET_N _AB T11
RESET_n
K4F6E3S4HM-MGCJ
2G B :
DDR4 K4F6E3S4HM-MGCJ 16Gb FBGA-200
356G0615016603
D R AM _ A B
P o in t
to
P oi nt
D R AM
AL5 A_CA0
A12/DDRA_ADCT0
AL1 A_CA1
A10/DDRA_ADCT1 AP4 1uF 10V
A_CA2
A3/DDRA_ADCT2
AP5 A_CA3 0.1UF 16V 4.7 UF 6 .3V
A7/DDRA_ADCT3 +VDD1_1V8
AR2 A_CA4
A13/DDRA_ADCT4 AP3 A_CA5 NC
A1/DDRA_ADCT5
AN2 A_CLK_P
CK0_t /DDRA_CK C4182 C41 26 C4169
AN3 A_CLK_N
CK0_c/DDRA_CKB AL4 DDRA_CKE0
CKE0/ DDRA_C KE0
AM6
BP_VREF_AB (TP)
AN4 A_CS0_N
CS0/DD RA_CS0
AM7 LPDDR4_RESET_N_AB
RESETN/ DDRAB_RESET AK8
Placement Top C lo s e t o U8 2
BP_ZN_AB (TP)
AJ4 B_CA0
ODT/DDRB_ADCT0 AJ5
B_CA1
RASN/DDRB_ADCT1 AH2 B_CA2
A0/DDRB_ADCT2
AG5 B_CA3
BA0/DDRB_ADCT3 AJ6
B_CA4 (Bottom_AB) C lo s e t o U1 9
C l os e to U 19 (Bottom_CD)
CASN/DDRB_ADCT4 AH6 B_CA5
WEN/DDRB_ADCT5
AJ2 B _C LK_P
CK1_t /DDRB_CK AJ1
B _C LK_N
CK1_c/DDRB_CKB
AG4 DDRB_CKE0
NC(CKE1)/ DDRB_C KE0 AJ3
B_CS0_N NC NC
CS1/DD RB_CS0
C487 C489
AU3 A_DMI0
DQ0/DDRA_DM0
AV5 A_DMI1
DQ11/DDRA_DM1 AV3
A_DQ0
DQ1/DDRA_DQ0
AT3 A_DQ1
DQ2/DDRA_DQ1
AT1 A_DQ2
DQ4/DDRA_DQ2 AT2 A_DQ3
DQ6/DDRA_DQ3
AY5 A_DQ4
DQ7/DDRA_DQ4 AY4
A_DQ5
DQ5/DDRA_DQ5
AY3 A_DQ6
DQ3/DDRA_DQ6
AW2 A_DQ7
DM0/DDRA_DQ7 AU7
A_DQ8
DM1/DDRA_DQ8
AW5 A_DQ9
DQ15/DDRA_DQ9
AV6 A_DQ10
DQ9/ DDRA_DQ10 AW6 A_DQ11
DQ13/ DDRA_D Q11
AP7 A_DQ12
DQ12/ DDRA_D Q12 AR7
A_DQ13
DQ14/ DDRA_D Q13 AT6 A_DQ14
DQ10/ DDRA_D Q14
AT5 A_DQ15
DQ8/ DDRA_DQ15 AD2
B_DMI0
DQ17/DDRB_DM0
AA7 B_DMI1
DQ30/DDRB_DM1
AD1 B_DQ0
DM2/DDRB_DQ0 AE2
B_DQ1
DQ19/DDRB_DQ1
AE3 B_DQ2
DQ21/DDRB_DQ2 AF1
B_DQ3
DQ23/DDRB_DQ3 AA3 B_DQ4
DQ22/DDRB_DQ4
AA1 B_DQ5
DQ20/DDRB_DQ5 AB3
B_DQ6
DQ18/DDRB_DQ6
AB2 B_DQ7
DQ16/DDRB_DQ7
AC7 B_DQ8
DM3/DDRB_DQ8 AB6 B_DQ9
DQ24/DDRB_DQ9
AA6 B_DQ10 C lo s e t o U1 9
(B ot to m_ AB )
DQ28/ DDRB_D Q10
AA4 B_DQ11
DQ26/ DDRB_D Q11 AF7 B_DQ12
DQ29/ DDRB_D Q12
AE6 B_DQ13
DQ25/ DDRB_D Q13 AD6
B_DQ14
DQ31/ DDRB_D Q14 AD4 B_DQ15
DQ27/ DDRB_D Q15
C4189 C4190 C4164
AV1 A_DQS0_P NC NC NC
DQS0t/DDRA_PDQS0 AV2
A_DQS0_N
DQS0c/ DDRA_NDQS0 AU4 A_DQS1_P
DQS1t/DDRA_PDQS1
AU5 A_DQS1_N
DQS1c/ DDRA_NDQS1 AC1
B_DQS0_P
DQS2t/DDRB_PDQS0 AC2 B_DQS0_N
DQS2c/ DDRB_NDQS0
AC5 B_DQS1_P
DQS3t/DDRB_PDQS1 AC4
B_DQS1_N
DQS3c/ DDRB_NDQS1
AL3
ACTN/DDRA_CKE1
AL7
BA1/DDRA_CS1
AF3
A8/ DDRB_CKE1
AL2
A4/DDRB_CS1
AF4
A11/NC1_AB AH3
A2/NC_AB AF5
A6/NC_AB
AG6
BG0/NC_AB AP6
NC(TEN)/NC_AB AR4
NC(BG1)/NC_AB
AN6
A5/NC_AB AR3
A9/NC_AB
LPDDR4_RESET_N_CD
TP2
AE21 STBC_GPG_24
STBC_GPI_20(SUSPEND _ENB_AB)
F as t bo o t , d e fa u l t D D RP H Y c o n tr o l le d ,
Reserved STBC GPIO
AK15
MVDD_AB_LDO_18 +VDD1_1V8
LPDDR4_RESET_N_AB
AG15
MVDDQLP_AB_11 MVDDQLP
AF16
MVDDQLP_AB_11 STBC_GPG_12
AF17
MVDDQLP_AB_11
F a s t b o ot , de f a ul t DD R P HY c on t r ol l e d,
Reserved STBC GPIO
AB16
MVDDQ_1.1V
MVDDQ_AB_11
AB17
MVDDQ_AB_11 AC16
MVDDQ_AB_11
AC17
MVDDQ_AB_11 AD15
MVDDQ_AB_11 AE15
MVDDQ_AB_11
AJ12 MAU0 PHYAB
MVDDQ_AB_11 AJ13
MVDDQLP: 1.1V for
MVDDQ_AB_11
LPDDR4;
MAU1 PHYCD
0.6V for
LPDDR4x
S TB C _ GP G _ 12
AC18
MVDD_AB_08 MVDD_0.8V S TB C _ GP G _ 11
AD18
MVDD_AB_08 AE19
MVDD_AB_08 AF18
S TB C _ GP G _ 10
MVDD_AB_08
AG18
MVDD_AB_08
S TB C _ GP G _ 24
K4F6E3S4HM-MGCJ
U402B
F1 A3
+VDD1_1V8 VDD1_1 VSS_1
F12 A10
G4 VDD1_2 VSS_2 C1
G9 VDD1_3 VSS_3 C5
VDD1_4 VSS_4
T4 C8
T9 VDD1_5 VSS_5 C12
VDD1_6 VSS_6
U1 D2
U12 VDD1_7 VSS_7 D4
VDD1_8 VSS_8 D9
VSS_9
D11
A4 VSS_10 E1
MVDDQ_1. 1V VDD2_1 VSS_11
A9 E5
VDD2_2 VSS_12
F5 E8
F8 VDD2_3 VSS_13 E12
VDD2_4 VSS_14
H1 G1
VDD2_5 VSS_15
H5 G3
H8 VDD2_6 VSS_16 G5
VDD2_7 VSS_17
H12 G8
K1 VDD2_8 VSS_18 G10
VDD2_9 VSS_19
K3 G12
VDD2_10 VSS_20
K10 J1
K12 VDD2_11 VSS_21 J3
VDD2_12 VSS_22
N1 J10
VDD2_13 VSS_23
N3 J12
N10 VDD2_14 VSS_24 K2
VDD2_15 VSS_25
N12 K4
R1 VDD2_16 VSS_26 K9
R5 VDD2_17 VSS_27 K11
VDD2_18 VSS_28
R8 N2
R12 VDD2_19 VSS_29 N4
VDD2_20 VSS_30
U5 N9
VDD2_21 VSS_31
U8 N11 C_CA0
AB4 VDD2_22 VSS_32 P1 C_CA1
VDD2_23 VSS_33
AB9 P3 C_CA2
VDD2_24 VSS_34 P10
L PD D R 4= H / LP D D R4 X = H, Low disable CA ODT C_CA3
VSS_35 P12 C_CA4
VSS_36
B3 T1 C_CA5
MVDDQLP
B5 VDDQ_1 VSS_37 T3
P o i nt to
VDDQ_2 VSS_38
B8 T5 C_CLK_P
VDDQ_3 VSS_39
B10 T8 C_CLK_N
D1 VDDQ_4 VSS_40 T10 Point
VDDQ_5 VSS_41
D5 T12 DRAMC_CKE0
D8 VDDQ_6 VSS_42 V1
D12 VDDQ_7 VSS_43 V5
VDDQ_8 VSS_44
F3 V8 C_CS0_N
F10 VDDQ_9 VSS_45 V12
VDDQ_10 VSS_46
U3 W2
VDDQ_11 VSS_47
U10 W4 R406
MVDDQ_1.1V
W1 VDDQ_12 VSS_48 W9
VDDQ_13 VSS_49
W5 W11 R400 240R 1%
MVDDQLP
W8 VDDQ_14 VSS_50 Y1
W12 VDDQ_15 VSS_51 Y5 DR A M_RESET_N _C D
VDDQ_16 VSS_52
AA3 Y8
AA5 VDDQ_17 VSS_53 Y12
AA8 VDDQ_18 VSS_54 AB3
VDDQ_19 VSS_55
AA10 AB5
VDDQ_20 VSS_56 AB8
VSS_57
A1 AB10
DNU_1 VSS_58
A2
A11 DNU_2
DNU_3
A12 N8
B1 DNU_4 DNU_11 AA1
DNU_5 DNU_12
B12 AA12
DNU_6 DNU_13
G11 AB1
K5 DNU_7 DNU_14 AB2
DNU_8 DNU_15
K8 AB11
DNU_9 DNU_16
N5 AB12
DNU_10 DNU_17
+ VD D 1 :1 . 8 V_ A ( DR A M ) D R AM C l os e U 81 , to Pl a c em e n t T o p
0.1UF 16V 0. 1UF 16V 0.1UF 16V
B o tt o m 0.1UF 16V 0.1UF 16V 0.1UF 16V 0.1UF 16V
FB413
1uF 10V NC NC NC
A1.8V_DDR_PW
0.1UF 16V 4.7UF 6.3V 1 2
120R 3A C4151 C4153 C4128 C4136 C4125 C4124 C4135 C4141 C4143
NC
C4127 C4185 C4161 C485 C4177
C l os e U 82 , to Pl a c em e n t T o p
0.1UF 16V 0.1UF 16V 0. 1UF 16V
Bo t t om 0. 1UF 16V 0.1UF 16V 0.1UF 16V 0.1UF 16V
NC NC NC
C l o se P l a ce m e nt t o U 8 1 T op
C4147 C4148 C4115 C4116 C4117 C4118 C4119 C4120 C4140 C4139
1uF 10V
0.1UF 16V 4.7UF 6.3V
NC 0.1UF 16V
C4157 C484 C488 C486 NC 1uF 10V NC
C494 C495 C491
S O C
Re s e rv e d Pl a c em e n t U 1 9 B o tt o m (A B )
0.1UF 16V 0.1UF 16V
1uF 10V NC
C492 C493 C4183
Re s e rv e d
Placement U19 Bottom(CD)
MVDD_0.8V FB415
1 2
B0.8V_DDR_PW
120R 3A
C4165 C4166 C4167 C4168 C4170 C4171 C417 2 C4173
NC
0.1UF 16V
0.1UF 16V 0.1UF 16V 4.7UF 6.3V 10uF 10V 22U F 6. 3V
1uF 10V
C lo s e t o U1 9
(Bottom_CD)
C4192 C4 193 C4179
NC NC
1uF 10V S O C
R4160 0R05 DRAM_RESET_N_CD DDRA_CKE0 DRAMA_CKE0
R4161 NC R4162 NC
7 5,9
STBC_GPG_11
R4164 R4165
NC NC
F as t bo o t , d e fa u l t D D RP H Y c o n tr o l le d ,
Reserved STBC GPIO
R4167 0R05 DRAM_RESET_N_AB DDRB_CKE0 DRAMB_CKE0
R4168 NC R4163 NC
5 STBC_GPG_11 5, 9
R4171 R4166
NC NC
F as t bo o t , d e fa u l t D D RP H Y c o n tr o l le d ,
Re se rv ed S TB C GP IO
F as t bo o t , d e fa u l t D D RP H Y c o n tr o l le d ,
DDRC_CKE0 DRAMC_CKE0
S T BC G PI O
R4169 NC
STBC_GPF_9 5,9
SUSPEND_AB STBC GPI20
R4172
S US P E ND _ C D STBC GPI19
NC
Reserved STBC GPIO
D DR _ C D_ C K E
R es e r ve d F as t bo o t , d e fa u l t ST B C G P I O D D RP H Y c o n tr o l le d ,
DDR_AB_RST_STR DDR D_CK E0 DRAMD_CKE0
R4170 NC
D DR _ A B_ C K E STBC_GPF_9 5, 9
R4173
DDR_STR_Power D RA M D _C K E 0/ 1 ct r l b y ST B C _G P F _9 _ 2 02 1 1 00 6
NC
DDR_CD_RST_STR
U403A
C H A B CH
+VDD1_1V8
C_DQ0 B2 AA2 D_DQ0
DQ0_a DQ0_b
C_DQ1 C2 Y2 D_DQ1
E2 DQ1_a DQ1_b V2
C_DQ2 D_DQ2
DQ2_a DQ2_b
C_DQ3 F2 U2 D_DQ3
F4 DQ3_a DQ3_b U4
C_DQ4 D_DQ4
C_DQ5 E4 DQ4_a DQ4_b V4 D_DQ5
DQ5_a DQ5_b
C_DQ6 C4 Y4 D_DQ6
B4 DQ6_a DQ6_b AA4
C_DQ7 D_DQ7
DQ7_a DQ7_b
MVDDQ_1.1V
C_DQS0_P D3 W3 D_DQS0_P
E3 DQS0_t_a DQS0_t_b V3
C_DQS0_N D_DQS0_N
DQS0_c_a DQS0_c_b
C_DMI 0 C3 Y3 D_DMI0
DMI0_a DMI0_b
C_DQ8 B11 AA11 D_DQ8
C11 DQ8_a DQ8_b Y11
C_DQ9 D_DQ9
DQ9_a DQ9_b
C_DQ10 E11 V11 D_DQ10
DQ10_a DQ10_b
C_DQ11 F11 U11 D_DQ11
C_DQ12 F9 DQ11_a DQ11_b U9 D_DQ12
DQ12_a DQ12_b
C_DQ13 E9 V9 D_DQ13
DQ13_a DQ13_b
C_DQ14 C9 Y9 D_DQ14
C_DQ15 B9 DQ14_a DQ14_b AA9 D_DQ15
DQ15_a DQ15_b
D10 W10
C_DQS1_P D_DQS1_P
C_DQS1_N E10 DQS1_t_a DQS1_t_b V10 D_DQS1_N
DQS1_c_a DQS1_c_b
C10 Y10
C_DMI 1 D_DMI1
DMI1_a DMI1_b
H2 R2 D_CA0
J2 CA0_a CA0_b P2 D_CA1
CA1_a CA1_b
H9 R9 D_CA2 L P DD R 4 =H / L PD D R 4X = H ,
Low disable CA ODT
H10 CA2_a CA2_b R10
D_CA3
H11 CA3_a CA3_b R11 D_CA4
CA4_a CA4_b
J11 P11 D_CA5
CA5_a CA5_B
P o in t to
MVDDQLP
J8 P8 D _C LK_P
CK_t_a CK_t_b
J9 P9 D _C LK_N
CK_c_a CK_c_b Point
J4 P4 DRAMD_CKE0
J5 CKE0_a CKE0_b P5
CKE1_a CKE1_b
H4 R4 D_CS0_N
H3 CS0_a CS0_b R3
CS1_a CS1_b
0R 05 C_ODT0 G2 T2 D_ODT0 R405 0R05
MVDDQ_1.1V
ODT_CA_a ODT_CA_b
C_ZQ A5 A8 C_ZQ1 R4175 NC
MVDDQLP
ZQ0_a ZQ1_a
T11
RESET_n
K4F8E3S4HD-MGCL
1 GB :
DDR4 K4F8E3S4HD-MGCL 8Gb FBGA-200
356G0615008604
DR A M _C D
+ VD D 2 :1 . 1 V_ A
MVDDQ_1.1V FB416
1uF 10V 4.7UF 6.3V 10uF 25V
4.7UF 6.3V 1 2
A1.1V_PW
120R 3A
NC NC
C4146 C4154 C4123 C4121 C4152 C4109 C4122
1uF 10V 10uF 10V
4.7UF 6.3V 10uF 10V
NC NC/10uF 10V
+ V DD Q : 0 . 6 V f or L PD D R 4x
+VDDQ: 1.1V for LPDDR4
C4138 C4137 C4155 C4149 C4150 C4181
DR A M
MVDDQLP
4.7UF 6.3V 0.1UF 16V 0.1UF 16V 1uF 10V 0.1UF 16V 0.1UF 16V
4.7UF 6.3V 10uF 10V
1uF 10V 4.7UF 6.3V 10uF 10V B o tt o m 4.7UF 6.3V 10uF 10V
NC NC NC NC NC
C4156 C4158 C4286 C4287 C498 C4160 C4145 C4142 C4105 C4103 C4100 C4104 C4102 C4130 C4 107 C4132 C4101 C4106
C4180
C l o se t o U 8 1
P l a ce m e nt T op
1uF 10V
0.1UF 16V 4.7UF 6.3V 10uF 10V 0 .1UF 16V 1uF 10V 1uF 10V 4.7UF 6.3V
1uF 10V
0.1UF 16V 4.7UF 6.3V 4.7UF 6.3V 10uF 10V
NC
NC NC
C490 C4184 C496 C4194 C483 C497
C4111 C411 3 C4134 C413 3 C4112 C4144 C4110 C4129 C4131 C4108 C4114
C l o se t o U 8 2
Placement Top
S O C
Placement U19 Bottom(AB) R es e r ve d
1uF 10V
0.1UF 16V 4. 7UF 6.3V 10uF 10V
NC NC
C4188 C4187 C4163 C4162 C4175 C4159
Close to U19 Placement Top
Reserved Placement U19 Bottom(CD)
1uF 10V
0.1UF 16V 4.7UF 6.3V
NC NC NC
C4191 C499 C4178 C4176 C4186 C4174
SO C Cl o s e t o U 1 9
Placement Top
U403B
F1 A3
F12 VDD1_1 VSS_1 A10
G4 VDD1_2 VSS_2 C1
VDD1_3 VSS_3
G9 C5
T4 VDD1_4 VSS_4 C8
VDD1_5 VSS_5
T9 C12
U1 VDD1_6 VSS_6 D2
U12 VDD1_7 VSS_7 D4
VDD1_8 VSS_8
D9
VSS_9 D11
VSS_10
A4 E1
VDD2_1 VSS_11
A9 E5
F5 VDD2_2 VSS_12 E8
VDD2_3 VSS_13
F8 E12
VDD2_4 VSS_14
H1 G1
H5 VDD2_5 VSS_15 G3
VDD2_6 VSS_16
H8 G5
H12 VDD2_7 VSS_17 G8
VDD2_8 VSS_18
K1 G10
VDD2_9 VSS_19
K3 G12
K10 VDD2_10 VSS_20 J1
VDD2_11 VSS_21
K12 J3
VDD2_12 VSS_22
N1 J10
N3 VDD2_13 VSS_23 J12
VDD2_14 VSS_24
N10 K2
N12 VDD2_15 VSS_25 K4
R1 VDD2_16 VSS_26 K9
VDD2_17 VSS_27
R5 K11
R8 VDD2_18 VSS_28 N2
VDD2_19 VSS_29
R12 N4
VDD2_20 VSS_30
U5 N9
U8 VDD2_21 VSS_31 N11
VDD2_22 VSS_32
AB4 P1
AB9 VDD2_23 VSS_33 P3
VDD2_24 VSS_34 P10
VSS_35
P12
B3 VSS_36 T1
VDDQ_1 VSS_37
B5 T3
VDDQ_2 VSS_38
B8 T5
B10 VDDQ_3 VSS_39 T8
VDDQ_4 VSS_40
D1 T10
D5 VDDQ_5 VSS_41 T12
D8 VDDQ_6 VSS_42 V1
VDDQ_7 VSS_43
D12 V5
F3 VDDQ_8 VSS_44 V8
VDDQ_9 VSS_45
F10 V12
VDDQ_10 VSS_46
U3 W2
U10 VDDQ_11 VSS_47 W4
VDDQ_12 VSS_48
W1 W9
W5 VDDQ_13 VSS_49 W11
W8 VDDQ_14 VSS_50 Y1
VDDQ_15 VSS_51
W12 Y5
AA3 VDDQ_16 VSS_52 Y8
AA5 VDDQ_17 VSS_53 Y12
VDDQ_18 VSS_54
AA8 AB3
AA10 VDDQ_19 VSS_55 AB5
VDDQ_20 VSS_56
AB8
VSS_57
A1 AB10
A2 DNU_1 VSS_58
DNU_2
A11
A12 DNU_3 N8
DNU_4 DNU_11
B1 AA1
DNU_5 DNU_12
B12 AA12
G11 DNU_6 DNU_13 AB1
DNU_7 DNU_14
K5 AB2
DNU_8 DNU_15
K8 AB11
N5 DNU_9 DNU_16 AB12
DNU_10 DNU_17
K4F6E3S4HM-MGCJ
FB414
1 2
A1.1V_PW
120R 3A