Advertisement
011:AA4;012:AL20
URSA_DQ[0-31]
AR1000
URSA_DQ[27]
DDR_DQ[27]
URSA_DQ[28]
DDR_DQ[28]
URSA_DQ[25]
56
DDR_DQ[25]
URSA_DQ[30]
DDR_DQ[30]
AR1001
URSA_DQ[22]
DDR_DQ[22]
URSA_DQ[17]
DDR_DQ[17]
URSA_DQ[19]
56
DDR_DQ[19]
URSA_DQ[20]
DDR_DQ[20]
AR1002
URSA_DQ[31]
DDR_DQ[31]
URSA_DQ[24]
DDR_DQ[24]
URSA_DQ[26]
56
DDR_DQ[26]
URSA_DQ[29]
DDR_DQ[29]
AR1003
URSA_DQ[23]
DDR_DQ[23]
URSA_DQ[16]
DDR_DQ[16]
URSA_DQ[18]
56
DDR_DQ[18]
URSA_DQ[21]
DDR_DQ[21]
THE SYMBOL MARK OF THIS SCHEMETIC DIAGRAM INCORPORATES
SPECIAL FEATURES IMPORTANT FOR PROTECTION FROM X-RADIATION.
FILRE AND ELECTRICAL SHOCK HAZARDS, WHEN SERVICING IF IS
ESSENTIAL THAT ONLY MANUFATURES SPECFIED PARTS BE USED FOR
THE CRITICAL COMPONENTS IN THE SYMBOL MARK OF THE SCHEMETIC.
Copyright © 2009 LG Electronics. Inc. All right reserved.
Only for training and service purposes
DDR2 1.8V By CAP - Place these Caps near Memory
+1.8V_FRC_DDR
+1.8V_FRC_DDR
IC1000
H5PS5162FFR-S6C
DDR_DQ[16]
DQ0
VREF
G8
J 2
DDR_DQ[17]
DQ1
G2
DDR_DQ[18]
DQ2
H7
A0
DDRB_A[0]
M8
DDR_DQ[19]
DQ3
H3
A1
DDRB_A[1]
M3
DDR_DQ[20]
DQ4
H1
A2
DDRB_A[2]
M7
DDR_DQ[21]
DQ5
H9
A3
DDRB_A[3]
N2
DDR_DQ[22]
DQ6
F1
A4
DDRB_A[4]
N8
DQ7
DDR_DQ[23]
F9
A5
DDRB_A[5]
N3
DDR_DQ[24]
DQ8
C8
A6
DDRB_A[6]
N7
DQ9
DDR_DQ[25]
C2
A7
DDRB_A[7]
P2
DDR_DQ[26]
DQ10
D7
A8
DDRB_A[8]
P8
DDR_DQ[27]
DQ11
D3
A9
DDRB_A[9]
P3
DDR_DQ[28]
DQ12
D1
A10/AP
DDRB_A[10]
M2
DDR_DQ[29]
DQ13
D9
A11
DDRB_A[11]
P7
DDR_DQ[30]
DQ14
B1
A12
DDRB_A[12]
R2
DDR_DQ[31]
DQ15
B9
BA0
+1.8V_FRC_DDR
L2
B_URSA_BA0
BA1
L3
B_URSA_BA1
VDD5
A1
R1005
VDD4
E1
VDD3
CK
J 9
J 8
VDD2
CK
R1006
M9
K8
VDD1
CKE
R1
K2
ODT
R1008
K9
VDDQ10
CS
A9
L8
VDDQ9
RAS
C1
K7
VDDQ8
CAS
C3
L7
VDDQ7
WE
C7
K3
VDDQ6
C9
VDDQ5
E9
LDQS
R1012
F7
VDDQ4
G1
UDQS
R1013
B7
VDDQ3
G3
VDDQ2
G7
VDDQ1
LDM
R1014
G9
F3
UDM
R1015
B3
VSS5
LDQS
R1016
A3
E8
VSS4
UDQS
R1017
E3
A8
VSS3
J 3
VSS2
N1
NC4
L1
VSS1
P9
NC5
R3
NC6
R7
VSSQ10
B2
NC1
A2
VSSQ9
B8
NC2
E2
VSSQ8
A7
NC3
R8
VSSQ7
D2
+1.8V_FRC_DDR
VSSQ6
D8
VSSQ5
E7
VSSDL
J 7
VSSQ4
F2
VSSQ3
F8
VSSQ2
H2
VSSQ1
VDDL
H8
J 1
+1.8V_FRC_DDR
+1.8V_FRC_DDR
URSA_A[3]
AR1010
DDRA_A[3]
DDRB_A[10]
AR1013
URSA_A[10]
URSA_A[1]
22
DDRA_A[1]
DDRB_A[1]
22
URSA_A[1]
URSA_A[10]
DDRA_A[10]
DDRB_A[3]
URSA_A[3]
DDRB_A[9]
URSA_A[9]
URSA_A[9]
DDRA_A[9]
AR1014
DDRB_A[12]
URSA_A[12]
URSA_A[12]
AR1011
DDRA_A[12]
DDRB_A[7]
22
URSA_A[7]
URSA_A[7]
22
DDRA_A[7]
DDRB_A[5]
URSA_A[5]
URSA_A[5]
DDRA_A[5]
DDRB_A[0]
URSA_A[0]
URSA_A[2]
DDRA_A[2]
DDRB_A[2]
AR1015
URSA_A[2]
URSA_A[0]
AR1012
DDRA_A[0]
DDRB_A[4]
22
URSA_A[4]
URSA_A[6]
22
DDRA_A[6]
DDRB_A[6]
URSA_A[6]
URSA_A[4]
DDRA_A[4]
AR1017
AR1019
B_URSA_RASZ
URSA_RASZ
URSA_RASZ
B_URSA_CASZ
URSA_CASZ
URSA_CASZ
DDRB_A[11]
URSA_A[11]
URSA_A[8]
22
DDRA_A[8]
DDRB_A[8]
URSA_A[8]
URSA_A[11]
DDRA_A[11]
22
22
URSA_MCLK
URSA_MCLK1
011:H11
011:Z4
22
URSA_MCLKZ
URSA_MCLKZ1
011:H10
011:AA4
B_URSA_MCLKE
012:V9
A_URSA_MCLKE
012:T10
22
URSA_ODT
URSA_ODT
011:H10;012:Y14
011:H10;012:Q14
B_URSA_RASZ
A_URSA_RASZ
012:R16
012:X16
B_URSA_CASZ
A_URSA_CASZ
012:R16
012:X16
B_URSA_WEZ
A_URSA_WEZ
012:T10
012:V8
56
URSA_DQS2
URSA_DQS0
011:H14
011:W4
56
URSA_DQS3
URSA_DQS1
011:H13
011:X4
56
URSA_DQM2
URSA_DQM0
011:H15
011:V4
56
URSA_DQM3
URSA_DQM1
011:H15
011:V4
56
URSA_DQSB2
URSA_DQSB0
011:H14
011:W4
56
URSA_DQSB3
URSA_DQSB1
011:H13
011:X4
AR1016
B_URSA_BA0
URSA_BA0
0 1 1 : Q 4 ; 0 1 2 : T 9
B_URSA_BA1
URSA_BA1
0 1 1 : Q 4 ; 0 1 2 : T 9
B_URSA_MCLKE
URSA_MCLKE
012:Q14
0 1 1 : S 4 ; 0 1 2 : T 9
012:Q13
B_URSA_WEZ
URSA_WEZ
0 1 1 : Q 4 ; 0 1 2 : T 8
22
AR1018
011:Q4;012:V10
URSA_BA0
A_URSA_BA0
012:AA15
URSA_BA1
A_URSA_BA1
011:Q4;012:V10
012:AA15
0 1 1 : S 4 ; 0 1 2 : V 1 0
URSA_MCLKE
A_URSA_MCLKE
012:Z14
URSA_WEZ
A_URSA_WEZ
011:Q4;012:V10
012:Y13
22
+1.8V_FRC_DDR
+1.8V_FRC_DDR
IC1001
H5PS5162FFR-S6C
VREF
DQ0
DDR_DQ[0]
J 2
G8
DQ1
DDR_DQ[1]
G2
DQ2
DDR_DQ[2]
H7
DDRA_A[0]
A0
M8
DQ3
DDR_DQ[3]
H3
DDRA_A[1]
A1
M3
DQ4
DDR_DQ[4]
H1
DDRA_A[2]
A2
M7
DQ5
DDR_DQ[5]
H9
DDRA_A[3]
A3
N2
DQ6
DDR_DQ[6]
F1
DDRA_A[4]
A4
N8
DQ7
DDR_DQ[7]
F9
DDRA_A[5]
A5
N3
DQ8
DDR_DQ[8]
C8
DDRA_A[6]
A6
N7
DQ9
DDR_DQ[9]
C2
DDRA_A[7]
A7
P2
DQ10
DDR_DQ[10]
D7
DDRA_A[8]
A8
P8
DQ11
DDR_DQ[11]
D3
DDRA_A[9]
A9
P3
DQ12
DDR_DQ[12]
D1
DDRA_A[10]
A10/AP
M2
DQ13
DDR_DQ[13]
D9
DDRA_A[11]
A11
P7
DQ14
DDR_DQ[14]
A_URSA_RASZ
B1
DDRA_A[12]
A12
R2
DQ15
DDR_DQ[15]
B9
A_URSA_CASZ
BA0
L2
A_URSA_BA0
+1.8V_FRC_DDR
BA1
A_URSA_BA1
L3
VDD5
A1
R1024
22
VDD4
E1
CK
VDD3
J 8
J 9
VDD2
R1025
22
CK
K8
M9
CKE
VDD1
K2
R1
R1027
22
ODT
K9
CS
VDDQ10
L8
A9
RAS
VDDQ9
K7
C1
CAS
VDDQ8
L7
C3
WE
VDDQ7
K3
C7
VDDQ6
C9
VDDQ5
E9
R1031
56
LDQS
F7
VDDQ4
G1
R1032
56
UDQS
B7
VDDQ3
G3
VDDQ2
G7
R1033
56
LDM
VDDQ1
F3
G9
R1034
56
UDM
B3
R1035
56
LDQS
VSS5
E8
A3
R1036
56
UDQS
VSS4
A8
E3
VSS3
J 3
VSS2
N1
NC4
L1
VSS1
P9
NC5
R3
NC6
R7
VSSQ10
B2
NC1
A2
VSSQ9
B8
NC2
E2
VSSQ8
A7
NC3
R8
VSSQ7
+1.8V_FRC_DDR
D2
VSSQ6
D8
VSSQ5
VSSDL
E7
J 7
VSSQ4
F2
VSSQ3
F8
VSSQ2
H2
VDDL
VSSQ1
J 1
H8
EAX60890801
URSA_DQ[0-31]
011:AA4;012:E20
AR1004
DDR_DQ[15]
URSA_DQ[15]
DDR_DQ[8]
56
URSA_DQ[8]
DDR_DQ[10]
URSA_DQ[10]
DDR_DQ[13]
URSA_DQ[13]
AR1005
DDR_DQ[7]
URSA_DQ[7]
DDR_DQ[0]
URSA_DQ[0]
56
DDR_DQ[2]
URSA_DQ[2]
DDR_DQ[5]
URSA_DQ[5]
AR1006
DDR_DQ[11]
URSA_DQ[11]
DDR_DQ[12]
56
URSA_DQ[12]
DDR_DQ[9]
URSA_DQ[9]
DDR_DQ[14]
URSA_DQ[14]
AR1007
DDR_DQ[6]
URSA_DQ[6]
DDR_DQ[1]
56
URSA_DQ[1]
DDR_DQ[3]
URSA_DQ[3]
DDR_DQ[4]
URSA_DQ[4]
2 0 0 9 . 0 4 . 1 6
FRC DDR2
10
12
LGE Internal Use Only
Advertisement
