Table of Contents
Advertisement
PRODUCT USER GUIDE
CR Value
IO Name
Default*
PAD_SYSRST_B NA
0000
0001*
0010
0011
SDIO_CLK
0100
0101
0110
0111
0000
0001*
0010
0011
SDIO_CMD
0100
0101
0110
0111
0000
0001*
0010
0011
SDIO_DAT0
0100
0101
0110
0111
0000
0001*
0010
0011
SDIO_DAT1
0100
0101
0110
0111
Table 6 GPIO pin multi-function definition
Name
PAD_SYSRST_B
GPIO[6]
SDIO_CLK
MSDC0_CLK
SPIM0_SCK
CM33_GPIO_EINT0
DEBUG_0
ANT_SEL0
RSVD
GPIO[7]
SDIO_CMD
MSDC0_CMD
SPIM0_CS_N
CM33_GPIO_EINT1
DEBUG_1
ANT_SEL1
RSVD
GPIO[8]
SDIO_DAT0
MSDC0_DAT0
SPIM0_MISO
UART0_RTS
DEBUG_2
ANT_SEL2
CM33_GPIO_EINT0
GPIO[9]
SDIO_DAT1
MSDC0_DAT1
SPIM0_MOSI
UART0_CTS
DEBUG_3
ANT_SEL3
CM33_GPIO_EINT1
www.acsip.com.tw
Default
Dir
Dir
PU/PD
Chip hardware fundamental
PU
I/O
GPIO 6
I
SDIO Clock
O
MSDC Clock
O
SPI0 (Master) Clock
I
PD
I
CM33 EINT0
O
Debug Signal 0
O
Antenna Select 0
I
RSVD
I/O
GPIO 7
I/O
SDIO CMD
I/O
MSDC CMD
O
SPI0 (Master) Chip Select
I
PU
I
CM33 EINT1
O
Debug Signal 1
O
Antenna Select 1
I
RSVD
I/O
GPIO 8
O
SDIO Data[0]
I/O
MSDC0 Data[0]
I
SPI0 (Master) Input
I
PU
O
UART0 RTS
O
Debug Signal 2
O
Antenna Select 2
I
CM33 EINT0
I/O
GPIO 9
I/O
SDIO Data[1]
I/O
MSDC0 Data[1]
O
SPI0 (Master) Output
I
PU
I
UART0 CTS
O
Debug Signal 3
O
Antenna Select 3
I
CM33 EINT1
Product Name
Version
Doc No
Date
Page
Description
reset pin
EK-AI7933CLD
E
912-13903
2022/11/14
18 /33
Advertisement
Table of Contents
