Haier HL32XSL2 Service Manual page 35

5
DRAM POWER DDRV
DV33 UD1 UD1 AP1084-ADJ AP1084-ADJ
3 2
IN OUT
D
+ + CED1 CED1 CD1 CD1
10uF/16v 10uF/16v 0.1uF 0.1uF
CD32 CD32
4.7uF/10V 4.7uF/10V
DRAM DE-CAP.
DDRV
[ RESERVE ]
CED4 CED4 CD11 CD11 CD12 CD12
+ +
NS/47uF/16V NS/47uF/16V
4.7uF/10V 4.7uF/10V 1uF 1uF
DDRV
C
[ RESERVE ]
+ + CED5 CED5 CD21 CD21 CD22 CD22
NS/47uF/16V NS/47uF/16V 4.7uF/10V 4.7uF/10V 1uF 1uF
MT5305A DE-CAP.
DDRV
+ + CEM1 CEM1 CM15 CM15 CM16 CM16
4.7uF/10V 4.7uF/10V 1uF 1uF
47uF/16V 47uF/16V
UD3 UD3
RDQ16 2_A0
G8 M8
DQ0 A0
RDQ17 2_A1
G2 M3
DQ1 A1
RDQ18 2_A2
H7 M7
DQ2 A2
RDQ19 2_A3
H3 N2
DQ3 A3
RDQ20 H1 N8 2_A4
DQ4 A4
B
RDQ21 2_A5
H9 N3
DQ5 A5
RDQ22 2_A6
F1 N7
DQ6 A6
RDQ23 2_A7
F9 P2
DQ7 A7
RDQ24 2_A8
C8 P8
DQ8 A8
RDQ25 2_A9
C2 P3
DQ9 A9
RDQ26 2_A10
D7 M2
DQ10 A10/AP
RDQ27 2_A11
D3 P7
DQ11 A11
RDQ28 D1 R2 2_A12
DQ12 A12
RDQ29
D9 R8
DQ13 NC/A13
RDQ30
B1 R3
DQ14 NC/A14
RDQ31
B9 R7
DQ15 NC/N15
2_BA0
A2 L2
NC BA0
E2 L3 2_BA1
NC BA1
RDQS3
B7 L1
UDQS NC/BA2
RDQS3# CLK1
A8 J8
UDQS CK
RDQS2 CLK1#
F7 K8
LDQS CK
RDQS2# 2_CS#
E8 L8
LDQS CS
RDQM3 B3 L7 2_CAS#
UDM CAS
RDQM2 2_ODT
F3 K9
LDM ODT
RVREF2 2_RAS#
J2 K7
VREF RAS
2_CKE K2 K3 2_WE#
CKE WE
A1 A3
VDD VSS
A9 A7
VDDQ VSSQ
C1 B2
VDDQ VSSQ
C3 B8
VDDQ VSSQ
C7 D2
VDDQ VSSQ
C9 D8
VDDQ VSSQ
E1 E3
VDD VSS
E9 E7
VDDQ VSSQ
G1 F2
VDDQ VSSQ
G3 F8
VDDQ VSSQ
G7 H2
VDDQ VSSQ
G9 H8
VDDQ VSSQ
J1 J3
VDDL VSS
J9 J7
VDD VSSDL
M9 N1
VDD VSS
R1 P9
DDRV
VDD VSS
A
NT5TU32M16CG-25C NT5TU32M16CG-25C
DDR#2
5
4
DDRV
RD1 RD1 + + CED2 CED2 CD3 CD3
280_1% 280_1% 10uF/16v 10uF/16v NS/0.1uF NS/0.1uF
R0603/SMD R0603/SMD
RD2 RD2
121_1% 121_1%
R0603/SMD R0603/SMD
1.25 x (1+121/280)+55uA*121 = 1.8V for DDR2
CD32 for improve High Frequecy line rejection
CD13 CD13 CD14 CD14 CD15 CD15 CD16 CD16 CD17 CD17 CD18 CD18
0.1uF 0.1uF 0.1uF 0.1uF 0.1uF 0.1uF 0.1uF 0.1uF 0.1uF 0.1uF 0.1uF 0.1uF
CD23 CD23 CD24 CD24 CD25 CD25 CD26 CD26 CD27 CD27 CD28 CD28
0.1uF 0.1uF 0.1uF 0.1uF 0.1uF 0.1uF 0.1uF 0.1uF 0.1uF 0.1uF 0.1uF 0.1uF
CM17 CM17 CM18 CM18 CM19 CM19 CM20 CM20 CM21 CM21 CM22 CM22
0.1uF 0.1uF 0.1uF 0.1uF 0.1uF 0.1uF 0.1uF 0.1uF 0.1uF 0.1uF 0.1uF 0.1uF
Damping for DDR#2 ADDR/CMD Damping for DDR#1 ADDR/CMD
NEAR BRANCH NEAR BRANCH
1_A8 RD19 RD19
2_A8 RD20 RD20 56 56 RA8 1_A11 RD22 RD22
2_A11 RD21 RD21 56 56 RA11
RND10 RND10 56 56 RND9 RND9
GND GND GND
1 2 1
2_A9 RA9 RA9
3 4 3
2_A12 RA12 RA12
5 6 5
2_A7 RA7 RA7
7 8 7
RND2 RND2 56 56 RND1 RND1
2_ODT RODT 1_CAS#
1 2 1
2_RAS# 3 4 RRAS# 1_CS# 3
2_CS# RCS# 1_RAS#
5 6 5
2_CAS# RCAS# 1_ODT
7 8 7
RND4 RND4 56 56 RND3 RND3
2_A0 1 2 RA0 1_A6 2
2_A2 RA2 1_A4
3 4 4
2_A4 RA4 1_A2
5 6 6
2_A6 RA6 1_A0
7 8 8
RND6 RND6 56 56 RND5 RND5
2_BA1 RBA1 1_BA1
1 2 2
2_BA0 RBA0 1_BA0
3 4 4
2_WE# 5 6 RWE# 1_WE# 6
2_CKE RCKE 1_CKE
7 8 8
RND8 RND8 56 56 RND7 RND7
2_A5 RA5 1_A5
1 2 2
2_A3 3 4 RA3 1_A3 4
2_A1 RA1 1_A1
5 6 6
2_A10 RA10 1_A10
7 8 8
Damping and Termination for CLK Damping and Termination for CLK
NEAR IC NEAR DRAM NEAR IC
RCLK1 RD12 RD12 22 22 CLK1 RCLK0 RD6 RD6
RD13 RD13
100 100
RCLK1# RD14 RD14 22 22 CLK1# RCLK0# RD8 RD8
4
3
DDR#1 Bottom Side
CD19 CD19 CD20 CD20
0.1uF 0.1uF NS/0.1uF NS/0.1uF
DDR#2 Bottom Side
CD29 CD29 CD30 CD30
0.1uF 0.1uF NS/0.1uF NS/0.1uF DDR#1
RVREF
DDRV
RD17 RD17
1K_1% 1K_1%
RVREF1
Main Chip Bottom Side
RD18 RD18 CD42 CD42
CM23 CM23 1K_1% 1K_1% 0.1uF 0.1uF
0.1uF 0.1uF
UD2 UD2
RDQ0 G8 M8 1_A0
DQ0 A0
56 56 RA8 RDQ1 1_A1
G2 M3
DQ1 A1
RDQ2 1_A2
H7 M7
DQ2 A2
56 56 RA11 RDQ3 1_A3
H3 N2
DQ3 A3
RDQ4 1_A4
H1 N8
DQ4 A4
56 56 RDQ5 H9 N3 1_A5
DQ5 A5
GND RDQ6 1_A6
2 F1 N7
DQ6 A6
1_A9 RDQ7 1_A7
4 F9 P2
DQ7 A7
1_A12 RDQ8 1_A8
6 C8 P8
DQ8 A8
1_A7 RDQ9 1_A9
8 C2 P3
DQ9 A9
RDQ10 1_A10
D7 M2
DQ10 A10/AP
56 56 RDQ11 1_A11
D3 P7
DQ11 A11
RCAS# RDQ12 1_A12
2 D1 R2
DQ12 A12
4 RCS# RDQ13 D9 R8
DQ13 NC/A13
RRAS# RDQ14
6 B1 R3
DQ14 NC/A14
RODT RDQ15
8 B9 R7
DQ15 NC/N15
1_BA0
A2 L2
NC BA0
56 56 1_BA1
E2 L3
NC BA1
1 RA6 RDQS1 B7 L1
UDQS NC/BA2
RA4 RDQS1# CLK0
3 A8 J8
UDQS CK
RA2 RDQS0 CLK0#
5 F7 K8
LDQS CK
RA0 RDQS0# 1_CS#
7 E8 L8
LDQS CS
RDQM1 1_CAS#
B3 L7
UDM CAS
56 56 RDQM0 F3 K9 1_ODT
LDM ODT
RBA1 RVREF1 1_RAS#
1 J2 K7
VREF RAS
RBA0 1_CKE 1_WE#
3 K2 K3
CKE WE
5 RWE# A1 A3
VDD VSS
RCKE
7 A9 A7
VDDQ VSSQ
C1 B2
VDDQ VSSQ
56 56
C3 B8
VDDQ VSSQ
RA5
1 C7 D2
VDDQ VSSQ
3 RA3 C9 D8
VDDQ VSSQ
RA1
5 E1 E3
VDD VSS
RA10
7 E9 E7
VDDQ VSSQ
G1 F2
VDDQ VSSQ
G3 F8
VDDQ VSSQ
G7 H2
VDDQ VSSQ
G9 H8
VDDQ VSSQ
J1 J3
VDDL VSS
J9 J7
VDD VSSDL
NEAR DRAM
M9 N1
VDD VSS
R1 P9
DDRV
VDD VSS
22 22 CLK0
NT5TU32M16CG-25C NT5TU32M16CG-25C
DDR#1
RD7 RD7
100 100
22 22 CLK0#
3
2
3,4,6,7,8,9,10,11,12,13,14
3,4,8,9,12
DDR#2 MT5305A
RVREF RVREF
DDRV DDRV
RD25 RD25 RD24 RD24
1K_1% 1K_1% 1K_1% 1K_1%
RVREF2 RVREF3
RD26 RD26 CD40 CD40 RD23 RD23 CD41 CD41
1K_1% 1K_1% 0.1uF 0.1uF 1K_1% 1K_1% 0.1uF 0.1uF
AV12_MEMPLL
AV125
AVDD12_MEMPLL
CD4 CD4
NS/1uF NS/1uF CD31 CD31
0.1uF 0.1uF
AVSS12_MEMPLL
MediaTek Inc. MediaTek Inc. MediaTek Inc.
Title Title Title
DDR2 x 2 DDR2 x 2 DDR2 x 2
Size Size Size Document Number Document Number Document Number
MT5305A P1V1 MT5305A P1V1 MT5305A P1V1
C C C
Date: Date: Date: Friday, December 04, 2009 Friday, December 04, 2009 Friday, December 04, 2009
2
1
GND
GND
AV125
3,4,8,9,12 AV125
DV33
3,4,6,7,11,12 DV33
RCLK1#
4 RCLK1#
RCLK1
4 RCLK1
RDQS3#
4 RDQS3#
RDQS3
4 RDQS3
RDQS2#
4 RDQS2#
RDQS2
4 RDQS2
RDQM2
4 RDQM2
D
RDQM3
4 RDQM3
RVREF3
4 MEM_VREF3
RCKE
4 RCKE
RWE#
4 RWE#
RBA0
4 RBA0
RBA1
4 RBA1
RCAS#
4 RCAS#
RCS#
4 RCS#
RRAS#
4 RRAS#
RODT
4 RODT
RCLK0#
4 RCLK0#
RCLK0
4 RCLK0
RDQS1#
4 RDQS1#
RDQS1
4 RDQS1
RDQS0#
4 RDQS0#
RDQS0
4 RDQS0
RDQM1
4 RDQM1
RDQM0
4 RDQM0
RDQ[31..0]
4 RDQ[31..0]
MRA[12..0]
4 RA[12..0]
VCC2IO
4 DDRV
AVDD12_MEMPLL
AVDD12_MEMPLL
C
B
A
MediaTek Confidential MediaTek Confidential MediaTek Confidential
No.1-2, Innovation Rd 1, SBIP, Hsin-Chu City 300 No.1-2, Innovation Rd 1, SBIP, Hsin-Chu City 300 No.1-2, Innovation Rd 1, SBIP, Hsin-Chu City 300
TEL:(03)567-0766 FAX:(03)578-7610 TEL:(03)567-0766 FAX:(03)578-7610 TEL:(03)567-0766 FAX:(03)578-7610
Rev Rev Rev
Drawn Drawn Drawn
V1 V1 V1
Sheet Sheet Sheet 5 5 5 of of of 15 15 15
1