Table of Contents
Advertisement
SYSTEM MEMORY
DDRMD4
2
9,15
DDRMD[63..0]
DQ0
DDRMD1
4
DQ1
DDRMD2
6
DQ2
DDRMD3
8
DQ3
DDRMD0
94
DQ4
DDRMD5
95
DQ5
DDRMD6
98
DQ6
DDRMD7
99
DQ7
DDRMD8
12
DQ8
DDRMD9
13
DQ9
DDRMD10
19
DQ10
DDRMD11
20
DQ11
DDRMD12
105
DQ12
DDRMD13
106
DQ13
DDRMD14
109
DQ14
DDRMD15
110
DQ15
DDRMD16
23
DQ16
DDRMD17
24
DQ17
DDRMD18
28
DQ18
DDRMD19
31
DQ19
DDRMD20
114
DQ20
DDRMD21
117
DQ21
DDRMD22
121
DQ22
DDRMD23
123
DQ23
DDRMD24
33
DQ24
DDRMD29
35
DQ25
DDRMD30
39
DQ26
DDRMD27
40
DQ27
DDRMD28
126
DQ28
DDRMD25
127
DQ29
DDRMD26
131
DQ30
DDRMD31
133
DQ31
DDRMD32
53
DQ32
DDRMD33
55
DQ33
DDRMD34
57
DQ34
DDRMD35
60
DQ35
DDRMD36
146
DQ36
DDRMD37
147
DQ37
DDRMD38
150
DQ38
DDRMD39
151
DQ39
DDRMD40
61
DQ40
DDRMD41
64
DQ41
DDRMD42
68
DQ42
DDRMD43
69
DQ43
DDRMD44
153
DQ44
DDRMD45
155
DQ45
DDRMD46
161
DQ46
DDRMD47
162
DQ47
DDRMD48
72
DQ48
DDRMD49
73
DQ49
DDRMD50
79
DQ50
DDRMD51
80
DQ51
DDRMD52
165
DQ52
DDRMD53
166
DQ53
DDRMD54
170
DQ54
DDRMD55
171
DQ55
DDRMD56
83
DQ56
DDRMD57
84
DQ57
DDRMD58
87
DQ58
DDRMD59
88
DQ59
DDRMD60
174
DQ60
DDRMD61
175
DQ61
DDRMD62
178
DQ62
DDRMD63
179
DQ63
90
WP(NC)
MWE#
63
9,15
MWE#
WE#
1
VREF
MEM_STR
9
NC2
SLAVE ADDRESS = 1010000B
101
NC3
102
NC4
R249
150 1%
DDR_VREF
R250
C130
150 1%
104P
Keep the voltage divider within 1" of DIMM1.
Trace width 12 mil with 12 mil space.
Place 104p Cap. near the DI M M
MEM_STR
VCC3
157
CS0#
158
CS1#
71
CS2#
163
CS3#
SDQS0
5
DQS0
14
SDQS1
DQS1
SDQS2
25
DQS2
36
SDQS3
DQS3
SDQS4
56
DQS4
67
SDQS5
DQS5
SDQS6
78
DQS6
86
SDQS7
DQS7
47
DQS8
167
FETEN
DDRMAA0
48
A0
43
DDRMAA1
A1
DDRMAA2
41
A2
130
DDRMAA3
A3
DDRMAA4
37
A4
32
DDRMAA5
A5
125
DDRMAA6
A6
29
DDRMAA7
A7
DDRMAA8
122
A8
27
DDRMAA9
A9
DDRMAA10
141
A10_AP
118
DDRMAA11
A11
DDRMAA12
115
A12
103
A13
59
MSBS0
BA0
MSBS1
52
BA1
113
BA2
SMBCLK_ISO
92
SCL
91
SMBDATA_ISO
SDA
181
SA0
182
SA1
183
SA2
44
CB0
45
CB1
49
CB2
51
CB3
134
CB4
135
CB5
142
CB6
144
CB7
16
DCLK1
CK0(DU)
DCLK1#
17
CK0#(DU)
137
DCLK0
CK1(CK0)
DCLK0#
138
CK1#(CK0#)
76
DCLK2
CK2(DU)
DCLK2#
75
CK2#(DU)
173
NC5
10
NC(RESET#)
21
MSCKE0
CKE0
MSCKE1
111
CKE1
65
MCAS#
CAS#
MRAS#
154
RAS#
SDM0
97
DM0
107
SDM1
DM1
SDM2
119
DM2
129
SDM3
DM3
SDM4
149
DM4
159
SDM5
DM5
169
SDM6
DM6
177
SDM7
DM7
140
DM8
DDR1
N13-1840021
MEM_STR
Place high freq bypass cap between the DIMMS.
CB130
CB131
0.1u
0.1u
DDRMD4
DDRMD1
MSCS0# 9,15
DDRMD2
MSCS1# 9,15
DDRMD3
DDRMD0
DDRMD5
DDRMD6
SDQS[7..0] 9,15
DDRMD7
DDRMD8
DDRMD9
DDRMD10
DDRMD11
DDRMD12
DDRMD13
DDRMD14
DDRMD15
DDRMD16
DDRMD17
DDRMD18
DDRMAA[12..0] 9,15
DDRMD19
DDRMD20
DDRMD21
DDRMD22
DDRMD23
DDRMD24
DDRMD29
DDRMD30
DDRMD27
DDRMD28
DDRMD25
DDRMD26
DDRMD31
DDRMD32
DDRMD33
MSBS0 9,15
DDRMD34
MSBS1 9,15
DDRMD35
DDRMD36
SMBCLK_ISO 5,13,19,24,25
DDRMD37
SMBDATA_ISO 5,13,19,24,25
DDRMD38
DDRMD39
DDRMD40
DDRMD41
DDRMD42
DDRMD43
DDRMD44
DDRMD45
DDRMD46
DDRMD47
DDRMD48
DDRMD49
DDRMD50
DDRMD51
DCLK1 9
DDRMD52
DCLK1# 9
DDRMD53
DCLK0 9
DDRMD54
DCLK0# 9
DDRMD55
DCLK2 9
DDRMD56
DCLK2# 9
DDRMD57
DDRMD58
DDRMD59
DDRMD60
DDRMD61
MSCKE0 9,15
DDRMD62
MSCKE1 9,15
DDRMD63
MCAS# 9,15
MRAS# 9,15
MWE#
SDM0
15
SDM1
15
SDM2
15
DDR_VREF
SDM3
15
SDM4
15
SDM5
15
C128
SDM6
15
104P
SDM7
15
Place 104p Cap. near the DI M M
CB132
CB133
CB134
CB135
CB308
CB309
0.1u
0.1u
0.1u
0.1u
0.1u
0.1u
MEM_STR
VCC3
2
DQ0
4
DQ1
6
DQ2
8
DQ3
94
DQ4
95
DQ5
DQS0
98
DQ6
DQS1
99
DQ7
DQS2
12
DQ8
DQS3
13
DQ9
DQS4
19
DQ10
DQS5
20
DQ11
DQS6
105
DQ12
DQS7
106
DQ13
DQS8
109
DQ14
110
DQ15
FETEN
23
DQ16
24
DQ17
28
DQ18
31
DQ19
114
DQ20
117
DQ21
121
DQ22
123
DQ23
33
DQ24
35
DQ25
39
DQ26
40
DQ27
A10_AP
126
DQ28
127
DQ29
131
DQ30
133
DQ31
53
DQ32
55
DQ33
57
DQ34
60
DQ35
146
DQ36
147
DQ37
150
DQ38
151
DQ39
61
DQ40
64
DQ41
68
DQ42
69
DQ43
153
DQ44
155
DQ45
161
DQ46
162
DQ47
72
DQ48
73
DQ49
79
DQ50
CK0(DU)
80
DQ51
CK0#(DU)
165
DQ52
CK1(CK0)
166
DQ53
CK1#(CK0#)
170
DQ54
CK2(DU)
171
DQ55
CK2#(DU)
83
DQ56
84
DQ57
87
DQ58
NC(RESET#)
88
DQ59
174
DQ60
CKE0
175
DQ61
CKE1
178
DQ62
CAS#
179
DQ63
RAS#
90
WP(NC)
63
WE#
1
VREF
9
NC2
101
SLAVE ADDRESS = 1010010B
NC3
102
NC4
MICRO-STAR INT'L CO.,LTD.
MSI
Title
Size
Document Number
Date:
Monday, May 13, 2002
157
MSCS2# 9,15
CS0#
158
MSCS3# 9,15
CS1#
71
CS2#
163
CS3#
5
SDQS0
SDQS1
14
25
SDQS2
SDQS3
36
56
SDQS4
SDQS5
67
78
SDQS6
SDQS7
86
47
167
48
DDRMAA0
A0
DDRMAB1
43
DDRMAB1 9,15
A1
41
DDRMAB2
DDRMAB2 9,15
A2
DDRMAA3
130
A3
37
DDRMAB4
DDRMAB4 9,15
A4
DDRMAB5
32
DDRMAB5 9,15
A5
125
DDRMAA6
A6
29
DDRMAA7
A7
122
DDRMAA8
A8
DDRMAA9
27
A9
141
DDRMAA10
DDRMAA11
118
A11
115
DDRMAA12
A12
103
A13
MSBS0
59
BA0
52
MSBS1
BA1
113
BA2
92
SMBCLK_ISO
SCL
SMBDATA_IS O
91
SDA
181
VCC3
SA0
182
SA1
183
SA2
44
CB0
45
CB1
49
CB2
51
CB3
134
CB4
135
CB5
142
CB6
144
CB7
16
DCLK4
DCLK4 9
17
DCLK4#
DCLK4# 9
DCLK3
137
DCLK3 9
138
DCLK3#
DCLK3# 9
DCLK5
76
DCLK5 9
75
DCLK5#
DCLK5# 9
173
NC5
10
MSCKE2
21
MSCKE2 9,15
111
MSCKE3
MSCKE3 9,15
MCAS#
65
154
MRAS#
97
SDM0
DM0
SDM1
107
DM1
119
SDM2
DM2
SDM3
129
DM3
149
SDM4
DM4
SDM5
159
DM5
169
SDM6
DM6
177
SDM7
DM7
140
DM8
DDR2
N13-1840021
DDR DIMM1&2
Rev
300
MS-6526
Sheet
14
of
29
Advertisement
Table of Contents
