LG 47LM6400 Service Manual page 57

A_RVREF1
A_RVREF4
IC701-*2
K4B2G1646C-HCK0
N3 M8 M8
A0 VREFCA
P7
P3 A1
A2
N2 H1 H1
P8 A3 VREFDQ
A4
P2
R8 A5 L8
A6 ZQ L8
R2
A7
T8
R3 A8 B2
A9 VDD_1 B2
L7 D9 D9
R7 A10/AP VDD_2 G7
A11 VDD_3 G7
N7 K2 K2
A12/BC VDD_4
T3 A13 VDD_5 K8 K8
N1 N1
VDD_6
M7 N9 N9
NC_5 VDD_7 R1
VDD_8 R1
M2 R9 R9
N8 BA0 VDD_9
BA1
M3
BA2
VDDQ_1 A1 A1
J7 A8 A8
CK VDDQ_2
K7 C1 C1
K9 CK VDDQ_3 C9
CKE VDDQ_4 C9
D2 D2
L2 VDDQ_5 E9
CS VDDQ_6 E9
K1 F1 F1
ODT VDDQ_7
J3 H2 H2
K3 RAS VDDQ_8 H9 H9
CAS VDDQ_9
L3
WE J1
NC_1 J1
T2 J9 J9
RESET NC_2 L1
NC_3 L1
L9 L9
NC_4
F3 T7 T7
G3 DQSL NC_6
DQSL
C7 A9
DQSU VSS_1 A9
B7 B3 B3
DQSU VSS_2
VSS_3 E1 E1
E7 G8 G8
DML VSS_4
D3 J2 J2
DMU VSS_5 J8
VSS_6 J8
E3 M1 M1
F7 DQL0 VSS_7 M9
DQL1 VSS_8 M9
F2 P1 P1
DQL2 VSS_9
F8 DQL3 VSS_10 P9 P9
H3 T1 T1
DQL4 VSS_11
H8 T9 T9
G2 DQL5 VSS_12
DQL6
H7
DQL7 B1
VSSQ_1 B1
D7 B9 B9
DQU0 VSSQ_2
C3 D1 D1
C8 DQU1 VSSQ_3 D8 D8
DQU2 VSSQ_4
C2 E2 E2
A7 DQU3 VSSQ_5 E8
DQU4 VSSQ_6 E8
A2 F9 F9
B8 DQU5 VSSQ_7 G1
DQU6 VSSQ_8 G1
A3 G9 G9
DQU7 VSSQ_9
DDR_SS
+1.5V_DDR
B_RVREF5
+1.5V_DDR
B_RVREF6
IC702-*2
K4B2G1646C-HCK0
N3 M8
P7 A0 VREFCA
A1
P3
N2 A2 H1
A3 VREFDQ
P8
A4
P2 A5
R8 L8
A6 ZQ
R2
T8 A7
A8
R3 B2
L7 A9 VDD_1 D9
A10/AP VDD_2
R7 G7
A11 VDD_3
N7 K2
T3 A12/BC VDD_4 K8
A13 VDD_5
N1
M7 VDD_6 N9
NC_5 VDD_7
R1
VDD_8
M2 BA0 VDD_9 R9
N8
BA1
M3
BA2 A1
VDDQ_1
J7 A8
K7 CK VDDQ_2 C1
CK VDDQ_3
K9 C9
CKE VDDQ_4
VDDQ_5 D2
L2 E9
CS VDDQ_6
K1 F1
J3 ODT VDDQ_7 H2
RAS VDDQ_8
K3 H9
L3 CAS VDDQ_9
WE
J1
NC_1
T2 RESET NC_2 J9
L1
NC_3
L9
F3 NC_4 T7
DQSL NC_6
G3
DQSL
C7 A9
DQSU VSS_1
B7 B3
DQSU VSS_2 E1
VSS_3
E7 G8
D3 DML VSS_4 J2
DMU VSS_5
J8
VSS_6 M1
E3 DQL0 VSS_7
F7 M9
DQL1 VSS_8
F2 P1
F8 DQL2 VSS_9 P9
DQL3 VSS_10
H3 T1
H8 DQL4 VSS_11 T9
DQL5 VSS_12
G2
DQL6
H7 DQL7
B1
VSSQ_1
D7 B9
C3 DQU0 VSSQ_2 D1
DQU1 VSSQ_3
C8 D8
C2 DQU2 VSSQ_4 E2
DQU3 VSSQ_5
A7 E8
DQU4 VSSQ_6
A2 DQU5 VSSQ_7 F9
B8 G1
DQU6 VSSQ_8
A3 G9
DQU7 VSSQ_9
DDR_SS
THE SYMBOL MARK OF THIS SCHEMETIC DIAGRAM INCORPORATES
SPECIAL FEATURES IMPORTANT FOR PROTECTION FROM X-RADIATION.
FILRE AND ELECTRICAL SHOCK HAZARDS, WHEN SERVICING IF IS
ESSENTIAL THAT ONLY MANUFATURES SPECFIED PARTS BE USED FOR
THE CRITICAL COMPONENTS IN THE SYMBOL MARK OF THE SCHEMETIC.
Copyright ⓒ 2012 LG Electronics. Inc. All right reserved.
Only for training and service purposes
IC701
H5TQ2G63BFR-PBC
A_RVREF4
ARA[0-13]
+1.5V_DDR
M8 N3 ARA[0]
VREFCA A0
ARA[1]
P7
A1
A_RVREF1 ARA[2]
P3
C713
A2 ARA[3]
R706 0.1uF H1 N2
1K
VREFDQ A3 ARA[4]
1% P8
1% A4 ARA[5]
P2
R710 240 A5
L8 R8 ARA[6]
R707 ZQ A6
1K C714 ARA[7]
+1.5V_DDR R2
1% A7
0.1uF ARA[8]
T8
A8
ARA[9]
B2 R3
VDD_1 A9 ARA[10]
D9 L7
VDD_2 A10/AP ARA[11]
G7 R7
+1.5V_DDR
VDD_3 A11
K2 N7 ARA[12]
VDD_4 A12/BC
K8 T3 ARA[13]
VDD_5 A13
C715
N1
R708 VDD_6
0.1uF
1K N9 M7
1%
VDD_7 A15
R1
VDD_8
R9 M2
VDD_9 BA0 ARBA0
R709 N8
1K C716 BA1 ARBA1
1% M3
0.1uF
BA2 ARBA2
A1
VDDQ_1
A8 J7
VDDQ_2 CK R712
C1 K7 100
5%
VDDQ_3 CK
C9 K9
VDDQ_4 CKE ARCKE
D2
VDDQ_5
E9 L2
VDDQ_6 CS /ARCS
F1 K1
VDDQ_7 ODT ARODT
H2 J3
VDDQ_8 RAS /ARRAS
IC701-*1
NT5CB128M16BP-DI H9 K3
/ARCAS
VDDQ_9 CAS
L3
/ARWE
N3 WE
VREFCA A0 J1
P7
A1 NC_1
A2 P3 J9 T2
N2
VREFDQ A3 NC_2 RESET ARREST
P8 L1
A4 P2
A5 NC_3
R8
ZQ A6 R2 L9
A7 NC_4
T8
A8 T7 F3
VDD_1 A9 R3 ARA[14] NC_6 DQSL ARDQS0
L7
VDD_2 A10/AP G3
R7 /ARDQS0
VDD_3 A11 N7 DQSL
VDD_4 A12
T3
VDD_5 NC_6
VDD_6 A9 C7
M7
VDD_7 NC_5 VSS_1 DQSU ARDQS1
VDD_8 B3 B7
M2
VDD_9 BA0 VSS_2 DQSU /ARDQS1
N8 E1
BA1 M3
BA2 VSS_3
VDDQ_1 J7 G8 E7
VDDQ_2 CK VSS_4 DML ARDQM0
K7
VDDQ_3 CK J2 D3
K9 ARDQM1
VDDQ_4 CKE VSS_5 DMU
VDDQ_5 J8
L2 ARDQ[0-7]
VDDQ_6 CS K1 VSS_6
VDDQ_7 ODT M1 E3
J3
VDDQ_8 RAS K3 VSS_7 DQL0
VDDQ_9 CAS M9 F7
L3
WE VSS_8 DQL1
P1 F2
NC_1 T2
NC_2 RESET VSS_9 DQL2
NC_3 P9 F8
NC_4 VSS_10 DQL3
F3
NC_7 DQSL T1 H3
DQSL G3 VSS_11 DQL4
T9 H8
C7
VSS_1 DQSU B7 VSS_12 DQL5
VSS_2 DQSU G2
VSS_3 E7 DQL6
VSS_4 DML H7
D3
VSS_5 DMU DQL7
VSS_6 B1
E3 ARDQ[8-15]
VSS_7 DQL0 VSSQ_1
F7 B9 D7
VSS_8 DQL1 F2
VSS_9 DQL2 VSSQ_2 DQU0
F8
VSS_10 DQL3 H3 D1 C3
VSS_11 DQL4 VSSQ_3 DQU1
H8
VSS_12 DQL5 D8 C8
G2
DQL6 H7 VSSQ_4 DQU2
DQL7 E2 C2
VSSQ_1 D7 VSSQ_5 DQU3
VSSQ_2 DQU0 E8 A7
C3
VSSQ_3 DQU1 C8 VSSQ_6 DQU4
VSSQ_4 DQU2 F9 A2
C2
VSSQ_5 DQU3 VSSQ_7 DQU5
A7 G1 B8
VSSQ_6 DQU4 A2
VSSQ_7 DQU5 VSSQ_8 DQU6
B8 A3
VSSQ_8 DQU6 A3 G9
VSSQ_9 DQU7 VSSQ_9 DQU7
DDR_NANYA
DDR_HYNIX
+1.5V_DDR
C718 C720 C722
0.1uF 0.1uF 0.1uF
+1.5V_DDR
C717 C719 C721
0.1uF 0.1uF 0.1uF
IC702
H5TQ2G63BFR-PBC
B_RVREF6
BRA[0-13]
M8 N3 BRA[0]
VREFCA A0
P7 BRA[1]
A1
C709 B_RVREF5 P3 BRA[2]
R702 0.1uF A2
1K H1 N2 BRA[3]
1% VREFDQ A3
BRA[4]
P8
A4
BRA[5]
1% P2
240 A5
R703 R711 L8 R8 BRA[6]
1K C710
ZQ A6
1% R2 BRA[7]
0.1uF +1.5V_DDR
A7
T8 BRA[8]
A8
B2 R3 BRA[9]
VDD_1 A9
BRA[10]
D9 L7
VDD_2 A10/AP
BRA[11]
G7 R7
VDD_3 A11
K2 N7 BRA[12]
VDD_4 A12/BC
K8 T3 BRA[13]
C711
VDD_5 A13
R704 N1
0.1uF
1K VDD_6
1% N9 M7
VDD_7 A15
R1
VDD_8
R9 M2
R705 VDD_9 BA0 BRBA0
1K C712 N8
1% BRBA1
0.1uF BA1
M3
BA2 BRBA2
A1
VDDQ_1
A8 J7
VDDQ_2 CK R713
C1 K7 100
VDDQ_3 CK 5%
C9 K9
VDDQ_4 CKE BRCKE
D2
VDDQ_5
E9 L2
/BRCS
VDDQ_6 CS
F1 K1
VDDQ_7 ODT BRODT
H2 J3
VDDQ_8 RAS /BRRAS
H9 K3
VDDQ_9 CAS /BRCAS
L3
IC702-*1 WE /BRWE
NT5CB128M16BP-DI J1
NC_1
J9 T2
BRREST
M8 N3 NC_2 RESET
VREFCA A0 P7 L1
A1
P3 NC_3
H1 A2 N2 L9
VREFDQ A3
P8 NC_4
A4 T7 F3
P2
L8 A5 R8 BRA[14] NC_6 DQSL BRDQS0
ZQ A6 G3
R2
A7 T8 DQSL /BRDQS0
A8
B2 R3
VDD_1 A9
D9 VDD_2 A10/AP L7
G7 R7 A9 C7
VDD_3 A11 BRDQS1
K2 N7 VSS_1 DQSU
K8 VDD_4 A12 T3 B3 B7
VDD_5 NC_6 /BRDQS1
N1 VSS_2 DQSU
N9 VDD_6 M7 E1
VDD_7 NC_5
R1 VSS_3
VDD_8 G8 E7
R9 VDD_9 BA0 M2
N8 VSS_4 DML BRDQM0
BA1 J2 D3
M3
A1 BA2 VSS_5 DMU BRDQM1
VDDQ_1 J8
A8 J7
C1 VDDQ_2 CK K7 VSS_6
VDDQ_3 CK
C9 K9 M1 E3
VDDQ_4 CKE VSS_7 DQL0
D2
E9 VDDQ_5 L2 M9 F7
VDDQ_6 CS
F1 K1 VSS_8 DQL1
H2 VDDQ_7 ODT J3 P1 F2
VDDQ_8 RAS
H9 K3 VSS_9 DQL2
VDDQ_9 CAS L3 P9 F8
WE
J1 VSS_10 DQL3
NC_1 T1 H3
J9 T2
L1 NC_2 RESET VSS_11 DQL4
NC_3 T9 H8
L9
T7 NC_4 F3 VSS_12 DQL5
NC_7 DQSL
G3 G2
DQSL DQL6
A9 C7 H7
VSS_1 DQSU
B3 B7 DQL7
E1 VSS_2 DQSU B1
VSS_3 BRDQ[8-15]
G8 E7 VSSQ_1
J2 VSS_4 DML D3 B9 D7
VSS_5 DMU
J8 VSSQ_2 DQU0
VSS_6 D1 C3
M1 VSS_7 DQL0 E3
M9 F7 VSSQ_3 DQU1
VSS_8 DQL1 D8 C8
P1 F2
P9 VSS_9 DQL2 F8 VSSQ_4 DQU2
VSS_10 DQL3 E2 C2
T1 H3
T9 VSS_11 DQL4 H8 VSSQ_5 DQU3
VSS_12 DQL5
G2 E8 A7
DQL6 VSSQ_6 DQU4
DQL7 H7
B1 F9 A2
VSSQ_1
B9 D7 VSSQ_7 DQU5
D1 VSSQ_2 DQU0 C3 G1 B8
VSSQ_3 DQU1
D8 C8 VSSQ_8 DQU6
E2 VSSQ_4 DQU2 C2 G9 A3
VSSQ_5 DQU3
E8 A7 VSSQ_9 DQU7
VSSQ_6 DQU4
F9 A2
G1 VSSQ_7 DQU5 B8
VSSQ_8 DQU6
G9 A3
VSSQ_9 DQU7
DDR_HYNIX
DDR_NANYA
IC703
H5TQ2G63BFR-PBC
A_RVREF2
ARA[0-13]
ARA[0] N3 M8
A0 VREFCA
ARA[1]
P7
A1
ARA[2] A_RVREF3
P3
A2
ARA[3]
N2 H1
A3 VREFDQ
ARA[4] P8
A4
ARA[5] P2
A5 R716
ARA[6] R8 L8
A6 ZQ
ARA[7] R2
+1.5V_DDR
A7
ARA[8]
T8
A8
ARA[9]
R3 B2
A9 VDD_1
ARA[10] L7 D9
A10/AP VDD_2
ARA[11] R7 G7
A11 VDD_3
ARA[12] N7 K2
A12/BC VDD_4
ARA[13] T3 K8
A13 VDD_5
N1
VDD_6
M7 N9
A15 VDD_7
R1
VDD_8
M2 R9
ARBA0 BA0 VDD_9
N8
ARBA1 BA1
ARCLK1 M3
ARBA2 BA2
A1
ARCLK0
VDDQ_1
J7 A8
R714 CK VDDQ_2
100 K7 C1
5%
CK VDDQ_3
K9 C9
ARCKE
CKE VDDQ_4
D2
VDDQ_5
/ARCLK0 /ARCLK1 L2 E9
/ARCS CS VDDQ_6
K1 F1
ARODT ODT VDDQ_7
J3 H2
/ARRAS RAS VDDQ_8
K3 H9
/ARCAS CAS VDDQ_9
L3
/ARWE
WE
J1
NC_1
T2 J9
ARREST RESET NC_2
L1
NC_3
L9
NC_4
F3 T7
ARDQS2 DQSL NC_6 ARA[14]
G3
/ARDQS2
DQSL
C7 A9
ARDQS3 DQSU VSS_1
B7 B3
/ARDQS3 DQSU VSS_2
E1
VSS_3
E7 G8
ARDQM2 DML VSS_4
D3 J2
ARDQM3 DMU VSS_5
J8
ARDQ[16-23]
ARDQ[16] VSS_6
E3 M1
ARDQ[17] DQL0 VSS_7
F7 M9
ARDQ[18] DQL1 VSS_8
F2 P1
DQL2 VSS_9
ARDQ[19] F8 P9
DQL3 VSS_10
ARDQ[20]
H3 T1
DQL4 VSS_11
ARDQ[21]
H8 T9
ARDQ[22] DQL5 VSS_12
G2
ARDQ[23] DQL6
H7
DQL7
B1
ARDQ[24-31]
VSSQ_1
ARDQ[24] D7 B9
DQU0 VSSQ_2
ARDQ[25] C3 D1
DQU1 VSSQ_3
ARDQ[26]
C8 D8
DQU2 VSSQ_4
ARDQ[27]
C2 E2
ARDQ[28] DQU3 VSSQ_5
A7 E8
ARDQ[29] DQU4 VSSQ_6
A2 F9
ARDQ[30] DQU5 VSSQ_7
B8 G1
DQU6 VSSQ_8
ARDQ[31] A3 G9
DQU7 VSSQ_9
DDR_HYNIX
C707
C724 C726 C728 C705
1uF 10uF
0.1uF 0.1uF 0.1uF
10V
C706 C708
C723 C725 C727
10uF
0.1uF 0.1uF 0.1uF 1uF
10V
IC704
H5TQ2G63BFR-PBC
BRA[0-13]
BRA[0] N3 M8
A0 VREFCA
BRA[1] P7
A1
BRA[2] P3
A2
BRA[3] N2 H1
A3 VREFDQ
BRA[4]
P8
A4
BRA[5]
P2
A5 R717
BRA[6] R8 L8
A6 ZQ
BRA[7] R2
+1.5V_DDR
A7
BRA[8] T8
A8
BRA[9] R3 B2
A9 VDD_1
BRA[10]
L7 D9
A10/AP VDD_2
BRA[11]
R7 G7
A11 VDD_3
BRA[12] N7 K2
A12/BC VDD_4
BRA[13] T3 K8
A13 VDD_5
N1
VDD_6
M7 N9
A15 VDD_7
R1
VDD_8
M2 R9
BRBA0 BA0 VDD_9
N8
BRBA1
BRCLK0 BA1
M3
BRCLK1 BRBA2 BA2
A1
VDDQ_1
J7 A8
R715 CK VDDQ_2
100 K7 C1
5% CK VDDQ_3
K9 C9
BRCKE CKE VDDQ_4
/BRCLK0
D2
/BRCLK1 VDDQ_5
L2 E9
/BRCS
CS VDDQ_6
K1 F1
BRODT ODT VDDQ_7
J3 H2
/BRRAS RAS VDDQ_8
K3 H9
/BRCAS CAS VDDQ_9
L3
/BRWE WE
J1
NC_1
T2 J9
BRREST
RESET NC_2
L1
NC_3
L9
NC_4
F3 T7
BRDQS2 DQSL NC_6
G3
/BRDQS2 DQSL
C7 A9
BRDQS3
DQSU VSS_1
B7 B3
/BRDQS3
DQSU VSS_2
E1
VSS_3
E7 G8
BRDQM2 DML VSS_4
D3 J2
BRDQ[0-7] BRDQM3 DMU VSS_5
J8
BRDQ[16-23] VSS_6
BRDQ[16]
E3 M1
DQL0 VSS_7
BRDQ[17]
F7 M9
BRDQ[18] DQL1 VSS_8
F2 P1
BRDQ[19] DQL2 VSS_9
F8 P9
BRDQ[20] DQL3 VSS_10
H3 T1
DQL4 VSS_11
BRDQ[21] H8 T9
DQL5 VSS_12
BRDQ[22]
G2
DQL6
BRDQ[23]
H7
DQL7
B1
BRDQ[24-31]
BRDQ[24] VSSQ_1
D7 B9
BRDQ[25] DQU0 VSSQ_2
C3 D1
DQU1 VSSQ_3
BRDQ[26] C8 D8
DQU2 VSSQ_4
BRDQ[27] C2 E2
DQU3 VSSQ_5
BRDQ[28]
A7 E8
DQU4 VSSQ_6
BRDQ[29]
A2 F9
BRDQ[30] DQU5 VSSQ_7
B8 G1
BRDQ[31] DQU6 VSSQ_8
A3 G9
DQU7 VSSQ_9
DDR_HYNIX
+1.5V_DDR
+1.5V_DDR C750 C752
0.1uF 0.1uF
A_RVREF2
C735
R720 0.1uF
1K
1%
1%
R721
240 1K C736
1%
0.1uF
+1.5V_DDR
+1.5V_DDR C745 C751
0.1uF 0.1uF
A_RVREF3
C733
R718
1K 0.1uF
1%
R719
1K C734
1%
0.1uF
IC703-*1 IC703-*2
NT5CB128M16BP-DI
K4B2G1646C-HCK0
N3 M8
A0 VREFCA N3 M8
P7 A0 VREFCA
A1 P7
P3 A2 P3 A1
N2 H1 A2
A3 VREFDQ N2 H1
P8 P8 A3 VREFDQ
P2 A4 A4
A5 P2
R8 L8 R8 A5 L8
R2 A6 ZQ A6 ZQ
A7 R2
T8 A7
A8 T8
R3 VDD_1 B2 R3 A8 B2
L7 A9 D9 A9 VDD_1
A10/AP VDD_2 L7 D9
R7 G7 R7 A10/AP VDD_2 G7
N7 A11 VDD_3 K2 A11 VDD_3
A12 VDD_4 N7 K2
T3 K8 A12/BC VDD_4
NC_6 VDD_5 N1 T3 A13 VDD_5 K8
VDD_6 N1
M7 N9 VDD_6
NC_5 VDD_7 M7 N9
R1 NC_5 VDD_7 R1
M2 VDD_8 R9 VDD_8
BA0 VDD_9 M2 R9
N8 N8 BA0 VDD_9
M3 BA1 BA1
BA2 M3
A1 BA2
VDDQ_1 VDDQ_1 A1
J7 CK VDDQ_2 A8 J7 A8
K7 C1 CK VDDQ_2
CK VDDQ_3 K7 C1
K9 C9 K9 CK VDDQ_3 C9
CKE VDDQ_4 D2 CKE VDDQ_4 RVREF_B
VDDQ_5 D2 RVREF_A
L2 E9 L2 VDDQ_5 E9
K1 CS VDDQ_6 F1 CS VDDQ_6
ODT VDDQ_7 K1 F1
J3 H2 ODT VDDQ_7
RAS VDDQ_8 J3 H2
K3 CAS VDDQ_9 H9 K3 RAS VDDQ_8 H9
L3 CAS VDDQ_9
WE L3
J1 WE J1
T2 NC_1 J9 NC_1
RESET NC_2 T2 J9
L1 RESET NC_2 L1
NC_3 L9 NC_3
NC_4 L9
F3 T7 NC_4
DQSL NC_7 F3 T7
G3 DQSL G3 DQSL NC_6 ARCKE
DQSL
C7 A9 C7 A9
B7 DQSU VSS_1 B3 DQSU VSS_1
DQSU VSS_2 B7 B3
E1 DQSU VSS_2
E7 VSS_3 G8 VSS_3 E1 ARCLK1
DML VSS_4 E7 G8
D3 J2 DML VSS_4
DMU VSS_5 D3 J2 /ARCLK1
J8 DMU VSS_5 J8
E3 VSS_6 M1 VSS_6
DQL0 VSS_7 E3 M1
F7 M9 F7 DQL0 VSS_7 M9
F2 DQL1 VSS_8 P1 DQL1 VSS_8
DQL2 VSS_9 F2 P1 ARCLK0
F8 P9 DQL2 VSS_9
DQL3 VSS_10 F8 DQL3 VSS_10 P9
H3 DQL4 VSS_11 T1 H3 T1 /ARCLK0
H8 T9 DQL4 VSS_11
DQL5 VSS_12 H8 T9
G2 G2 DQL5 VSS_12
H7 DQL6 DQL6
DQL7 H7
B1 DQL7 B1 ARODT
D7 VSSQ_1 B9 VSSQ_1 +1.5V_DDR
DQU0 VSSQ_2 D7 B9
C3 D1 DQU0 VSSQ_2
DQU1 VSSQ_3 C3 VSSQ_3 D1 /ARRAS
C8 DQU2 VSSQ_4 D8 C8 DQU1 D8
C2 E2 DQU2 VSSQ_4
DQU3 VSSQ_5 C2 E2 /ARCAS
A7 E8 A7 DQU3 VSSQ_5 E8
A2 DQU4 VSSQ_6 F9 DQU4 VSSQ_6 RVREF_A
DQU5 VSSQ_7 A2 F9 C746 /ARCS
B8 G1 B8 DQU5 VSSQ_7 G1
A3 DQU6 VSSQ_8 G9 DQU6 VSSQ_8 R730
DQU7 VSSQ_9 A3 G9 1K 0.1uF /ARWE
DQU7 VSSQ_9
1%
ARREST
DDR_NANYA DDR_SS
R731
1K C747
1% ARBA0
0.1uF
ARBA1
ARBA2
+1.5V_DDR
RVREF_B
C748
R732 0.1uF
1K
1%
R733
1K C749
1%
0.1uF
ARA[0-14]
RVREF_C
RVREF_D
+1.5V_DDR
RVREF_C
+1.5V_DDR C741
B_RVREF8
R726
1K 0.1uF
1%
B_RVREF7
C739
R724
0.1uF
1K
1% R727
B_RVREF7 1K C742
1%
0.1uF
R725
1K C740
1%
1% 0.1uF BRA[0-14]
240
+1.5V_DDR
RVREF_D
+1.5V_DDR C743
R728 0.1uF
1K
1%
B_RVREF8
C737
R722
0.1uF
1K
1% R729
1K C744
1%
0.1uF
R723
1K C738
1% 0.1uF
IC704-*1 IC704-*2
NT5CB128M16BP-DI K4B2G1646C-HCK0
N3 M8 N3 M8
P7 A0 VREFCA A0 VREFCA
A1 P7 A1
P3 P3
A2 A2
N2 A3 VREFDQ H1 N2 H1
P8 P8 A3 VREFDQ
A4 A4
P2 P2
R8 A5 L8 R8 A5 L8
BRA[14] A6 ZQ A6 ZQ
R2 R2
T8 A7 A7
A8 T8 A8
R3 B2 R3 B2
A9 VDD_1 A9 VDD_1
L7 A10/AP VDD_2 D9 L7 D9
R7 G7 R7 A10/AP VDD_2 G7
A11 VDD_3 A11 VDD_3
N7 K2 N7 K2
T3 A12 VDD_4 K8 T3 A12/BC VDD_4 K8
NC_6 VDD_5 A13 VDD_5
N1 N1
M7 VDD_6 N9 VDD_6
NC_5 VDD_7 M7 N9
R1 NC_5 VDD_7 R1
VDD_8 VDD_8
M2 R9 M2 R9
N8 BA0 VDD_9 N8 BA0 VDD_9
BA1 BA1
M3 M3
BA2 A1 BA2
VDDQ_1 VDDQ_1 A1
J7 A8 J7 A8
K7 CK VDDQ_2 C1 CK VDDQ_2
CK VDDQ_3 K7 C1
K9 C9 K9 CK VDDQ_3 C9
CKE VDDQ_4 CKE VDDQ_4
D2 D2
L2 VDDQ_5 E9 L2 VDDQ_5 E9
CS VDDQ_6 CS VDDQ_6
K1 F1 K1 F1
J3 ODT VDDQ_7 H2 ODT VDDQ_7
RAS VDDQ_8 J3 RAS VDDQ_8 H2
K3 H9 K3 H9
CAS VDDQ_9 CAS VDDQ_9
L3 WE L3
J1 WE J1
NC_1 NC_1
T2 J9 T2 J9
RESET NC_2 L1 RESET NC_2 L1
NC_3 NC_3
L9 L9
F3 NC_4 T7 NC_4
DQSL NC_7 F3 DQSL NC_6 T7
G3 G3
DQSL DQSL
C7 A9 C7 A9
DQSU VSS_1 DQSU VSS_1
B7 B3 B7 B3
DQSU VSS_2 E1 DQSU VSS_2 E1
VSS_3 VSS_3
E7 G8 E7 G8
D3 DML VSS_4 J2 DML VSS_4
DMU VSS_5 D3 J2
J8 DMU VSS_5 J8
VSS_6 VSS_6
E3 M1 E3 M1
F7 DQL0 VSS_7 M9 F7 DQL0 VSS_7 M9
DQL1 VSS_8 DQL1 VSS_8
F2 P1 F2 P1
F8 DQL2 VSS_9 P9 F8 DQL2 VSS_9 P9
DQL3 VSS_10 DQL3 VSS_10
H3 T1 H3 T1
H8 DQL4 VSS_11 T9 DQL4 VSS_11
DQL5 VSS_12 H8 T9
G2 G2 DQL5 VSS_12
DQL6 DQL6
H7 H7
DQL7 B1 DQL7 B1
VSSQ_1 VSSQ_1
D7 B9 D7 B9
C3 DQU0 VSSQ_2 D1 DQU0 VSSQ_2
DQU1 VSSQ_3 C3 DQU1 VSSQ_3 D1
C8 D8 C8 D8
DQU2 VSSQ_4 DQU2 VSSQ_4
C2 DQU3 VSSQ_5 E2 C2 E2
A7 E8 A7 DQU3 VSSQ_5 E8
DQU4 VSSQ_6 DQU4 VSSQ_6
A2 F9 A2 F9
B8 DQU5 VSSQ_7 G1 B8 DQU5 VSSQ_7 G1
DQU6 VSSQ_8 DQU6 VSSQ_8
A3 G9 A3 G9
DQU7 VSSQ_9 DQU7 VSSQ_9
DDR_NANYA DDR_SS
C701
C754 C756 C758 C703
10uF
0.1uF 0.1uF 0.1uF 1uF
10V
C702 C704
C753 C755 C757
10uF
0.1uF 0.1uF 0.1uF 1uF
10V
IC105
LGE2112
+1.5V_DDR
AC1 C19
ARDQM0
DDRV_44 ARDQM0
AC2 C21
DDRV_45 ARDQS0 ARDQS0
A3 B21
ARDQ[0-7]
DDRV_1 ARDQS0 /ARDQS0
A4 C23
DDRV_2 ARDQ0
B4 B17
DDRV_5 ARDQ1
C4 D23
DDRV_8 ARDQ2
D4 C17
DDRV_10 ARDQ3
B3 D24
DDRV_4 ARDQ4
C3 C16
DDRV_7 ARDQ5
AC3 C24
DDRV_46 ARDQ6
AC4 D15
DDRV_47 ARDQ7
G10 D21
TP700 MEMTP ARDQM1 ARDQM1
G9 B20
ARDQS1
TP701 MEMTN ARDQS1
C20
ARDQ[8-15]
ARDQS1 /ARDQS1
G13 A17
RVREF_B ARDQ8
G21 A23
RVREF_A ARDQ9
D17
ARDQ10
B23
ARDQ11
F10 D20
ARCKE ARDQ12
D22
ARDQ13
D9 D19
ARCLK1 ARDQ14
C9 C22
ARCLK1 ARDQ15
A20 A7
ARCLK0 ARDQM2 ARDQM2
A21 B9
ARCLK0 ARDQS2 ARDQS2
A9
/ARDQS2
ARDQS2 ARDQ[16-23]
E18 C12
ARODT ARDQ16
F17 D6
ARRAS ARDQ17
E17 B12
ARCAS ARDQ18
E16 C5
ARCS ARDQ19
D14 C13
ARWE ARDQ20
A5
ARDQ21
B14 A12
ARRESET ARDQ22
B5
ARDQ23
A13
ARBA0
G11 E10
ARBA1 ARDQM3 ARDQM3
D16 C8
ARBA2 ARDQS3 ARDQS3
D8 ARDQ[24-31]
ARDQS3 /ARDQS3
F18 C6
ARCSX ARDQ24
D10
ARA[14] ARDQ25
C15 D7
ARA[13] ARA14 ARDQ26
A15 C11
ARA13 ARDQ27
ARA[12] F13 C7
ARA12 ARDQ28
ARA[11]
C14 C10
ARA11 ARDQ29
ARA[10]
F11 B7
ARA[9] ARA10 ARDQ30
E15 B10
ARA[8] ARA9 ARDQ31
D13
AVDD3V3_MEMPLL
ARA[7] ARA8
B15
ARA7
ARA[6] E14 N14 +3.3V_NORMAL
ARA6 AVDD33_MEMPLL AVDD3V3_MEMPLL
ARA[5] F16 N15
ARA5 AVSS33_MEMPLL
ARA[4] L700
E13
ARA4
ARA[3] BLM18PG121SN1D
B13
ARA[2] ARA3
A14 R1
ARA[1] ARA2 DVSS_50 C700
F14 P21
0.1uF
ARA[0] ARA1 DVSS_48
F15
ARA0
IC105
LGE2112
P13 G2
RVREF_C BRDQM0 BRDQM0
V7 E4
RVREF_D BRDQS0 BRDQS0
E3
BRDQS0 /BRDQS0 BRDQ[0-7]
F4 A1
BRCLK0
BRCLK0 BRDQ0
F3 J1
/BRCLK0 BRCLK0 BRDQ1
B2
BRDQ2
V4 J2
BRCLK1 BRCLK1 BRDQ3
V3 C2
/BRCLK1 BRCLK1 BRDQ4
K1
BRDQ5
P6 A2
BRCKE
BRCKE BRDQ6
K2
BRDQ7
H6
BRODT BRODT
H4 D1
/BRRAS BRRAS BRDQM1 BRDQM1
H5 F1
/BRCAS BRCAS BRDQS1 BRDQS1
K3 F2 BRDQ[8-15]
/BRCS BRCS BRDQS1 /BRDQS1
J3
BRDQ8
N1 B1
BRBA0
BRBA0 BRDQ9
P5 H3
BRBA1 BRBA1 BRDQ10
K4 D3
BRBA2 BRBA2 BRDQ11
G3
BRDQ12
L4 C1
/BRWE BRWE BRDQ13
G4
BRDQ14
BRA[14]
L5 D2
BRA[13] BRA14 BRDQ15
M4
BRA[12] BRA13
N5 Y1
BRA[11] BRA12 BRDQM2 BRDQM2 BRDQ[16-23]
M5 V2
BRA11 BRDQS2 BRDQS2
BRA[10] P4 V1
BRA10 BRDQS2 /BRDQS2
BRA[9] M3 T4
BRA9 BRDQ16
BRA[8]
L6 AB4
BRA8 BRDQ17
BRA[7]
L3 P2
BRA[6] BRA7 BRDQ18
N4 AB3
BRA[5] BRA6 BRDQ19
K5 P3
BRA[4] BRA5 BRDQ20
N6 AB1
BRA4 BRDQ21
BRA[3] N2 P1
BRA3 BRDQ22
BRA[2]
M1 AB2
BRA2 BRDQ23
BRA[1]
N3
BRA[0] BRA1
K6 U1
BRDQM3
BRA0 BRDQM3
W3
BRDQS3 BRDQS3
G5 W4
+1.5V_DDR BRDQ[24-31]
BRCSX BRDQS3 /BRDQS3
AA3
BRDQ24
D5 U4
DDRV_11 BRDQ25
E5 AA4
DDRV_13 BRDQ26
T5 T3
DDRV_38 BRDQ27
V5 Y3
DDRV_42 BRDQ28
U5 U3
DDRV_40 BRDQ29
E6 Y2
DDRV_14 BRDQ30
F6 U2
+1.5V_DDR
DDRV_18 BRDQ31
G6
DDRV_23
U6 M2
BRREST
DDRV_41 BRRESET
T6
DDRV_39
AC5 E23
DDRV_48 DDRV_16
F7 F24
DDRV_19 DDRV_22
G7 G24
DDRV_24 DDRV_29
AC6 F23
DDRV_49 DDRV_21
N7 G23
DDRV_36 DDRV_28
P7 E24
DDRV_37 DDRV_17
V6 E12
DDRV_43 DVSS_15
J10 F12
DDRV_35 DVSS_23
H10 A18
DDRV_32 DVSS_1
H13 B18
DDRV_33 DVSS_3
E20 C18
DDRV_15 DVSS_5
F20 D18
DDRV_20 DVSS_9
G20 E19
DDRV_27 DVSS_16
G15 F19
DDRV_25 DVSS_24
G18 G19
DDRV_26 DVSS_31
D25 G22
DDRV_12 DVSS_32
C25 E25
DDRV_9 DVSS_19
B25 A26
DDRV_6 DVSS_2
A25 B26
DDRV_3 DVSS_4
H7 C26
DDRV_30 DVSS_6
H8 D26
DDRV_31 DVSS_10
J8
DDRV_34
2011.12.09
DDR ONE SIDE 12
LGE Internal Use Only