Advertisement
TPA ´ Electronique (2015-16)
Note : Afin d'utiliser SW17-0 et LEDR17-0, il est n´ e cessaire d'inclure dans votre projet Quartus II le
brochage exact ("pin assignment"), qui vous sera donn´ e dans le classeur d'instructions de labo. Par exemple, le
manuel sp´ e cifie que SW0 est connect´ e ` a la broche N25 du FPGA et que LEDR0 est connect´ e ` a la broche AE23.
[Importez le fichier "DE2 pin assignments.csv" dans le logiciel Quartus II. Le brochage dans ce fichier est utile
seulement si les noms des broches list´ e s dans le fichier sont exactement les mˆ e mes que les noms de ports utilis´ e s
dans votre entit´ e VHDL.]
1. R´ e alisez avec Quartus II un "additionneur complet" qui prend 3 entr´ e es de 1 bit (2 nombres, SW0 et SW8,
et 1 "retenue", SW1) et affichez les r´ e sultats sur LEDG0 et LEDG1 en utilisant seulement des portes MUX
et OU-exclusif (XOR). [Voir par example l'intro par E. Cortina, pages 10-11]
2. Simulez votre design et comparez vos r´ e sultats avec la table de v´ e rit´ e attendue.
3. Programmez le FPGA Cyclone II sur la carte DE2 et v´ e rifiez vos r´ e sultats.
4. Cr´ e ez un objet ´ a partir du programme que vous venez d'ecrire : cr´ e ez un fichier .bsf (File
export symbol) ; incluez le fichier dans la biblioth` e que [library] (assignments
utiliser l'objet apr` e s, choisissez : edit
5. R´ e alisez un "additionneur parall` e le" qui prend 2 entr´ e es de 8 bits (SW0-SW7 et SW8-SW15) et affichez
les r´ e sultats sur LEDR0-LEDR8 en utilisant seulement des portes MUX et OU-exclusif (XOR).
6. Simulez votre design et comparez vos r´ e sultats avec la table de v´ e rit´ e attendue. Combien de combinaisons
logiques diff´ e rentes avez vous dans la table de verit´ e ?
7. Programmez le FPGA Cyclone II sur la carte DE2 et v´ e rifiez vos r´ e sultats en jouant avec les interrupteurs.
La figure
5
montre un d´ e codeur de 7 segments avec 7 sorties qui sont utilis´ e es pour afficher un caract` e re sur
un affichage ` a 7 segments. Les 7 segments de l'affichage sont identifi´ e s par les chiffres 0-6 comme indiqu´ e sur la
figure. Chaque segment est illumin´ e lorsque la valeur logique 0 lui est assign´ e e.
1. Cr´ e ez un nouveau projet avec Quartus II "affich digit".
2. Si une entr´ e e de 3 bits (c
peuvent ˆ e tre affich´ e s sur chaque affichage ?
3. Afin de garder le design le plus simple possible, vous utiliserez 2 entr´ e es (c
nombres en base 4. Rappelez-vous qu'en base 4, les relations suivantes sont respect´ e es : 1+2=3, 2+2=10,
10+30=100 et 33
une table avec les colonnes suivantes : les deux entr´ e es c
Sergio.Gonzalez@unige.ch
F
4. Multiplexeur "5 vers 1" de 3 bits.
IGURE
3. Additionneur
insert object (or symbol)
4. Affichage digital
, c
, c
) est utilis´ e e, comme dans la figure, combien de caract` e res diff´ e rents
2
1
0
15
1111
, o` u le chiffre apr` e s la parenth` e se indique la base utilis´ e e. Faˆ ı tes
4
10
2
TP 5: Electronique num ´ erique —
choose from file.
et c
) et vous afficherez des
1
0
et c
, le nombre ` a afficher, et les 7 segments
1
0
4/6
create
settings
...). Pour
Advertisement
