Samsung MD55C User Manual

TP 5: Electronique num ´ erique
Sergio Gonzalez Sevilla
D ´ epartement de Physique Nucl ´ eaire et Corpusculaire (DPNC)
Universit ´ e de Gen ` eve (Facult ´ e des Sciences, Section de Physique)
*Sergio.Gonzalez@unige.ch
Ce labo a pour but de comprendre comment connecter de simples dispositifs d'entr´ e e/sortie avec une puce
FPGA et de bˆ a tir un circuit qui utilise ces ´ e l´ e ments. Vous utiliserez les interrupteurs SW17-0 sur la carte DE2
comme entr´ e es ` a votre circuit. Vous utiliserez des LEDs et les afficheurs ` a 7 segments comme sorties.
La carte DE2 est ´ e quip´ e e de 18 interrupteurs ` a bascule, appel´ e es SW17-0, qui peuvent ˆ e tre utilis´ e es comme
entr´ e es dans un circuit, et de 18 LEDs rouges, appel´ e es LEDR17-0, qui peuvent ˆ e tre utilis´ e es pour afficher les
valeurs de sortie. Le bloc ci-dessous montre un exemple de code VHDL simple qui utilise ces interrupteurs
et affiche leur ´ e tat sur les LEDs. La carte DE2 poss` e de des connexions imprim´ e es entre la puce FPGA et les
interrupteurs et les LEDs. La proc´ e dure pour r´ e aliser un brochage, tel que d´ e crit par l'assistant au d´ e but du cours,
est ´ e galement indiqu´ e e dans le tutoriel "Quartus II Introduction using VHDL Design".
LIBRARY ieee;
USE ieee.std_logic_1164.all;
-- Simple module that connects the SW switches to the LEDR lights
ENTITY part1 IS
PORT ( SW :
LEDR:
END part1;
ARCHITECTURE Behavior
BEGIN
LEDR <= SW;
END Behavior
1. Cr´ e ez un nouveau projet avec Quartus II.
2. Dessinez avec Quartus un sch´ e ma pour la logique suivante :
3. Obtenez le code VHDL (File
et modifiez-le pour obtenir la logique suivante :
4. ´ Ecrivez la table de v´ e rit´ e pour votre design.
5. Simulez votre design et v´ e rifiez la table de v´ e rit´ e pr´ e c´ e dente. Expliquez la diff´ e rence entre les simulations
"Timing" et "Functional".
6. Programmez le FPGA Cyclone II sur la carte DE2 et v´ e rifiez vos r´ e sultats en jouant avec les interrupteurs.
*
, Antonio Miucci
1. Logique simple
IN STD_LOGIC_VECTOR(17
OUT STD_LOGIC_VECTOR(17
OF part1
(A AND B) OR [(NOT A) AND (NOT B)]
Create
(A AND B) OR [A OR (NOT B)]
Travaux Pratiques Avanc ´ es (TPA) d'Electronique
Introduction
DOWNTO
DOWNTO
IS
Create VHDL design) pour le design que vous venez de r´ e aliser
0);
0)); -- red LEDs
Ann ´ ee 2015-16