Table of Contents
Advertisement
5
DDR_D[0:31]
DDR_A[0:14]
U1-N
DDR_D0
E17
B15
DDR_A0
DDR_D0
DDR_A0
DDR_D1
E21
A17
DDR_A1
DDR_D1
DDR_A1
DDR_D2
E20
E14
DDR_A2
DDR_D2
DDR_A2
DDR_D3
E18
C15
DDR_A3
DDR_D3
DDR_A3
DDR_D4
F19
B17
DDR_A4
DDR_D4
DDR_A4
F21
C17
DDR_D5
DDR_A5
DDR_D5
DDR_A5
DDR_D6
F22
B18
DDR_A6
DDR_D6
DDR_A6
DDR_D7
F20
A19
DDR_A7
DDR_D7
DDR_A7
B9
B19
DDR_D8
DDR_A8
DDR_D8
DDR_A8
DDR_D9
C10
C18
DDR_A9
DDR_D9
DDR_A9
DDR_D10
A10
D18
DDR_A10
DDR_D10
DDR_A10
B10
A20
DDR_D11
DDR_A11
DDR_D11
DDR_A11
DDR_D12
D10
D19
DDR_A12
DDR_D12
DDR_A12
DDR_D13
E11
C19
DDR_A13
DDR_D13
DDR_A13
C11
D16
DDR_D14
DDR_A14
DDR_D14
DDR_A14
DDR_D15
B12
DDR_D15
DDR_D16
B21
B16
DDR_CLK
DDR_D16
DDR_CLK
DDR_D17
C22
A16
DDR_CLKN
DDR_D17
DDR_CLKN
DDR_D18
E16
DDR_D18
DDR_D19
D17
A14
DDR_BA0
DDR_D19
DDR_BA0
DDR_D20
A23
B14
DDR_BA1
DDR_D20
DDR_BA1
DDR_D21
B23
C14
DDR_BA2
DDR_D21
DDR_BA2
DDR_D22
D21
DDR_D22
DDR_D23
D22
B20
DDR_ODT0
DDR_D23
DDR_ODT0
DDR_D24
C7
C20
DDR_D24
DDR_ODT1
DDR_D25
D7
DDR_D25
DDR_D26
B7
B13
DDR_CS0N
DDR_D26
DDR_CS0
A7
E13
DDR_D27
DDR_D27
DDR_CS1
DDR_D28
E8
DDR_D28
DDR_D29
D8
A13
DDR_CKE0
DDR_D29
DDR_CKE0
E10
D11
DDR_D30
DDR_D30
DDR_CKE1
DDR_D31
C8
DDR_D31
D14
DDR_RASN
DDR_RASN
E22
D13
DDR_DQS0P
DDR_CASN
DDR_DQS0
DDR_CASN
DDR_DQS0M
E23
C13
DDR_WEN
DDR_DQS0N
DDR_WEN
DDR_DQS1P
B11
DDR_DQS1
A11
C12
DDR_DQS1M
DDR_RST
DDR_DQS1N
DDR_RESET
DDR_DQS2P
B22
DDR_DQS2
DDR_DQS2M
A22
F13
DDR_DQS2N
DDR_VREF
VREF_MCU
DDR_DQS3P
B8
DDR_DQS3
DDR_DQS3M
A8
DDR_DQS3N
F10
MVDD1
VCC_DDR
DDR_DM0
D23
F11
DDR_DM0
MVDD2
DDR_DM1
C9
F14
DDR_DM1
MVDD3
DDR_DM2
C21
F16
DDR_DM2
MVDD4
DDR_DM3
E7
F17
DDR_DM3
MVDD5
G10
MVDD6
240R%1
R66
G15
G13
DDR_PZQ
MVDD7
G14
MVDD8
R0402
RK3066
RK3066-N
VCC_DDR
C82
C83
C84
C85
C86
C87
226
106
106
104
104
104
C0805
C0805
C0805
C0402
C0402
C0402
VCC_DDR
C97
C98
C99
C100
C101
C102
106
106
104
104
104
104
C0805
C0805
C0402
C0402
C0402
C0402
DDR FILTER
5
4
3
DDR_A[0:14]
DDR_D[0:31]
U2
DDR3_256M_8BIT
DDR3_256M_8BIT
DDR_D7
B3
K3
DDR_A0
DDR_D29
B3
DQ0
A0
DQ0
DDR_D0
C7
L7
DDR_A1
DDR_D25
C7
DQ1
A1
DQ1
C2
L3
C2
DDR_D6
DDR_A2
DDR_D28
DQ2
A2
DQ2
DDR_D4
C8
K2
DDR_A3
DDR_D24
C8
DQ3
A3
DQ3
DDR_D1
E3
L8
DDR_A4
DDR_D31
E3
DQ4
A4
DQ4
E8
L2
E8
DDR_D3
DDR_A5
DDR_D27
DQ5
A5
DQ5
DDR_D5
D2
M8
DDR_A6
DDR_D30
D2
DQ6
A6
DQ6
DDR_D2
E7
M2
DDR_A7
DDR_D26
E7
DQ7
A7
DQ7
N8
DDR_A8
A8
DDR_CKE0
G9
M3
DDR_A9
DDR_CKE0
G9
CKE
A9
CKE
DDR_CS0N
H2
H7
DDR_A10
DDR_CS0N
H2
CS#
A10/AP
CS#
G1
M7
G1
DDR_ODT0
DDR_A11
DDR_ODT0
ODT
A11
ODT
K7
DDR_A12
A12/BC#
DDR_RASN
F3
N3
DDR_A13
DDR_RASN
F3
RAS#
A13
RAS#
DDR_CASN
G3
N7
DDR_A14
DDR_CASN
G3
CAS#
A14
CAS#
DDR_WEN
H3
DDR_WEN
H3
WE#
WE#
J2
DDR_BA0
BA0
A2
K8
DDR_BA1
A2
VDD
BA1
VDD
A9
J3
DDR_BA2
A9
VDD
BA2
VDD
D7
D7
VDD
VDD
G2
F7
DDR_CLK
G2
VDD
CK
VDD
G8
G7
DDR_CLKN
G8
VDD
CK#
VDD
K1
K1
VDD
VDD
K9
B7
DDR_DM0
K9
VCC_DDR
VDD
DM/TDQS
VCC_DDR
VDD
M1
A7
M1
VDD
NC/TDQS#
VDD
M9
M9
VDD
VDD
C3
DDR_DQS0P
DQS
B9
D3
B9
DDR_DQS0M
VDDQ
DQS#
VDDQ
C1
C1
VDDQ
VDDQ
E2
B2
E2
VDDQ
VSSQ
VDDQ
E9
B8
E9
VDDQ
VSSQ
VDDQ
C9
VSSQ
E1
D1
E1
VREF_DDR
VREFDQ
VSSQ
VREF_DDR
VREFDQ
J8
D9
J8
VREFCA
VSSQ
VREFCA
DDR_RST
N2
A1
DDR_RST
N2
RESET#
VSS
RESET#
A8
VSS
H8
B1
H8
ZQ
VSS
ZQ
D8
VSS
R62
R63
A3
F2
A3
NC
VSS
NC
240R%1
240R%1
F1
F8
F1
NC
VSS
NC
F9
J1
F9
R0402
NC
VSS
R0402
NC
H1
J9
H1
NC
VSS
NC
H9
L1
H9
NC
VSS
NC
J7
L9
J7
NC
VSS
NC
N1
VSS
N9
VSS
BGA78
BGA78
DDR_CLK
DDR3
C88
C89
C90
C91
C92
C93
C94
C95
104
104
104
104
104
104
104
104
C0402
C0402
C0402
C0402
C0402
C0402
C0402
C0402
HCH:16
C103
C104
C105
C106
C107
C172
C234
C220
104
104
104
104
104
0.1uF
0.1uF
0.1uF
C0402
C0402
C0402
C0402
C0402
C0402
C0402
C0402
4
3
2
U3
U4
DDR3_256M_8BIT
K3
DDR_A0
DDR_D20
B3
K3
DDR_A0
A0
DQ0
A0
L7
DDR_A1
DDR_D19
C7
L7
DDR_A1
A1
DQ1
A1
L3
C2
L3
DDR_A2
DDR_D23
DDR_A2
A2
DQ2
A2
K2
DDR_A3
DDR_D18
C8
K2
DDR_A3
A3
DQ3
A3
L8
DDR_A4
DDR_D21
E3
L8
DDR_A4
A4
DQ4
A4
L2
E8
L2
DDR_A5
DDR_D16
DDR_A5
A5
DQ5
A5
M8
DDR_A6
DDR_D17
D2
M8
DDR_A6
A6
DQ6
A6
M2
DDR_A7
DDR_D22
E7
M2
DDR_A7
A7
DQ7
A7
N8
N8
DDR_A8
DDR_A8
A8
A8
M3
DDR_A9
DDR_CKE0
G9
M3
DDR_A9
A9
CKE
A9
H7
DDR_A10
DDR_CS0N
H2
H7
DDR_A10
A10/AP
CS#
A10/AP
M7
G1
M7
DDR_A11
DDR_ODT0
DDR_A11
A11
ODT
A11
K7
DDR_A12
K7
DDR_A12
A12/BC#
A12/BC#
N3
DDR_A13
DDR_RASN
F3
N3
DDR_A13
A13
RAS#
A13
N7
DDR_A14
DDR_CASN
G3
N7
DDR_A14
A14
CAS#
A14
DDR_WEN
H3
WE#
J2
DDR_BA0
J2
DDR_BA0
BA0
BA0
K8
DDR_BA1
A2
K8
DDR_BA1
BA1
VDD
BA1
J3
DDR_BA2
A9
J3
DDR_BA2
BA2
VDD
BA2
D7
VDD
F7
DDR_CLK
G2
F7
DDR_CLK
CK
VDD
CK
G7
DDR_CLKN
G8
G7
DDR_CLKN
CK#
VDD
CK#
K1
VDD
B7
DDR_DM3
K9
B7
DDR_DM2
DM/TDQS
VCC_DDR
VDD
DM/TDQS
A7
M1
A7
NC/TDQS#
VDD
NC/TDQS#
M9
VDD
C3
DDR_DQS3P
C3
DDR_DQS2P
DQS
DQS
D3
B9
D3
DDR_DQS3M
DDR_DQS2M
DQS#
VDDQ
DQS#
C1
VDDQ
B2
E2
B2
VSSQ
VDDQ
VSSQ
B8
E9
B8
VSSQ
VDDQ
VSSQ
C9
C9
VSSQ
VSSQ
D1
E1
D1
VSSQ
VREF_DDR
VREFDQ
VSSQ
D9
J8
D9
VSSQ
VREFCA
VSSQ
A1
DDR_RST
N2
A1
VSS
RESET#
VSS
A8
A8
VSS
VSS
B1
H8
B1
VSS
ZQ
VSS
D8
D8
VSS
VSS
R64
F2
A3
F2
VSS
NC
VSS
240R%1
F8
F1
F8
VSS
NC
VSS
J1
F9
J1
VSS
R0402
NC
VSS
J9
H1
J9
VSS
NC
VSS
L1
H9
L1
VSS
NC
VSS
L9
J7
L9
VSS
NC
VSS
N1
N1
VSS
VSS
N9
N9
VSS
VSS
BGA78
R67
DDR_CLKN
NC/100R
R0402
VCC_DDR
VREF_MCU
R68
1K%1
R0402
R69
C96
1K%1
102
R0402
C0402
VCC_DDR
VREF_DDR
R70
1K%1
R0402
R71
C108
C109
C110
C111
C221
102
102
102
102
1K%1
C0402
C0402
C0402
C0402
0.1uF
R0402
C0402
Schematic
Size
C
Date:
2
1
U5
DDR3_256M_8BIT
DDR_D13
B3
K3
DDR_A0
DQ0
A0
DDR_D10
C7
L7
DDR_A1
DQ1
A1
C2
L3
D
DDR_D15
DDR_A2
DQ2
A2
DDR_D8
C8
K2
DDR_A3
DQ3
A3
DDR_D9
E3
L8
DDR_A4
DQ4
A4
E8
L2
DDR_D12
DDR_A5
DQ5
A5
DDR_D14
D2
M8
DDR_A6
DQ6
A6
DDR_D11
E7
M2
DDR_A7
DQ7
A7
N8
DDR_A8
A8
DDR_CKE0
G9
M3
DDR_A9
CKE
A9
DDR_CS0N
H2
H7
DDR_A10
CS#
A10/AP
G1
M7
DDR_ODT0
DDR_A11
ODT
A11
K7
DDR_A12
A12/BC#
DDR_RASN
F3
N3
DDR_A13
RAS#
A13
DDR_CASN
G3
N7
DDR_A14
CAS#
A14
DDR_WEN
H3
WE#
J2
DDR_BA0
BA0
A2
K8
DDR_BA1
VDD
BA1
A9
J3
DDR_BA2
VDD
BA2
D7
VDD
G2
F7
DDR_CLK
VDD
CK
G8
G7
DDR_CLKN
VDD
CK#
K1
VDD
K9
B7
DDR_DM1
VCC_DDR
VDD
DM/TDQS
M1
A7
VDD
NC/TDQS#
M9
VDD
C3
DDR_DQS1P
DQS
B9
D3
DDR_DQS1M
VDDQ
DQS#
C1
VDDQ
E2
B2
VDDQ
VSSQ
E9
B8
VDDQ
VSSQ
C9
C
VSSQ
E1
D1
VREF_DDR
VREFDQ
VSSQ
J8
D9
VREFCA
VSSQ
DDR_RST
N2
A1
RESET#
VSS
A8
VSS
H8
B1
ZQ
VSS
D8
VSS
R65
A3
F2
NC
VSS
240R%1
F1
F8
NC
VSS
F9
J1
R0402
NC
VSS
H1
J9
NC
VSS
H9
L1
NC
VSS
J7
L9
NC
VSS
N1
VSS
N9
VSS
BGA78
B
A
TECHVISION INFORMATION TECHNOLOGY CO.LTD
µÂÌìÐÅÏ¢¼¼ÊõÓÐÏÞ¹«Ë¾
DDR3
Project
Rev
TVE907R
V1.0
Monday, August 20, 2012
Sheet
8
of
16
1
Advertisement
Table of Contents
