Bga1224 Ballmap (Top View, Upper-Left Quadrant) - Intel 2ND GENERATION CORE PROCESSOR FAMILY MOBILE - DATASHEET VOLUME 1 01-2011 Datasheet


Processor Pin and Signal Information
Figure 8-5.

BGA1224 Ballmap (Top View, Upper-Left Quadrant)

65 64 63 62 61 60
DC_TES DC_TES VSS_N
BJ
T_BJ64 T_BJ62 CTF
DC_TES DC_TES VSS_N
BH
T_BH65 T_BH63 CTF
DC_TES
RSVD VSS
BG
T_BG64
DC_TES SA_DQ[
RSVD
BF
T_BF65 49]
VSS_N SA_DQ[
VSS
BE
CTF 52]
VSS_N SA_DQ[ SA_DQ
BD
CTF 53] S[6]
SB_DQ[ SB_DQ[
VSS
BC
53] 49]
SA_DQ[
VSS VSS
BB
51]
SB_DQ[ SB_DQ[ SA_DQ[
BA
48] 52] 50]
SB_DQ SB_DQ
VSS
AY
S[6] S#[6]
SB_DQ[ SB_DQ[ SA_DQ[
AW
51] 55] 60]
SA_DQ
VSS VSS
AV
S[7]
SB_DQ[ SB_DQ[ SA_DQ
AU
54] 50] S#[7]
SB_DQ[ SB_DQ[
VSS
AT
57] 61]
SB_DQ[ SB_DQ[ SA_DQ[
AR
56] 60] 63]
SA_DQ[
VSS VSS
AP
59]
SB_DQ SB_DQ SA_DQ[
AN
S[7] S#[7] 62]
SB_DQ[ SB_DQ[
VSS
AM
59] 63]
SB_DQ[ SB_DQ[ SA_DQ[
AL
58] 62] 58]
VCCPLL VCCPLL VCCPLL
AK
VSS VSS VSS
AJ
VAXG VAXG VAXG
AH
VAXG VAXG VAXG
AG
VSS VSS VSS
AF
VAXG VAXG VAXG
AE
VAXG VAXG VAXG
AD
Datasheet, Volume 1
59 58 57 56 55 54 53
SB_DQ[ SB_DQ[
VSS
42] 44]
SB_DQ[ SB_DQ SB_DQ[ SB_DQ[
43] S#[5] 41] 34]
SB_DQ[ SB_DQ[
VSS
46] 45]
SB_DQ[ SB_DQ SB_DQ[ SB_DQ[
47] S[5] 40] 38]
SA_DQ[
VSS VSS
46]
SA_DQ SA_DQ[ SA_DQ SA_DQ[
S#[6] 48] S[5] 44]
SA_DQ[ SA_DQ[
VSS
55] 40]
SA_DQ[ SA_DQ SA_DQ[
RSVD
54] S#[5] 45]
SA_DQ[
VSS VSS
47]
SA_DQ[ SA_DQ[ SA_DQ[ SA_DQ[
57] 61] 43] 41]
SA_DQ[ SA_DQ[
VSS
56] 42]
VSS VSS VCCIO VCCIO
VCCIO VCCIO VSS
VSS VCCIO VCCIO
VCCIO VCCIO VSS
VSS VCCIO VCCIO
VCCIO VCCIO VSS
VSS VCCIO VCCIO
VCCIO VCCIO
VSS
VAXG VAXG
VSS
VAXG VAXG
VSS
VAXG VAXG
52 51 50 49 48 47 46
SB_DQ[ SM_RC
VSS VSS
39] OMP[0]
SB_DQ SB_DQ[ SB_DQ[
S[4] 32] 37]
SB_DQ[ SM_RC
VSS VSS
35] OMP[1]
SB_DQ SB_DQ[ SB_DQ[
S#[4] 36] 33]
SA_DQ[ SA_DQ[
VSS VSS
34] 37]
SA_DQ[ SA_DQ[
VDDQ
35] 36]
SA_DQ SA_OD
VSS VSS
S#[4] T[1]
SA_DQ SA_DQ[
VSS
S[4] 32]
SA_DQ[
VSS RSVD VSS
38]
SA_DQ[ SA_DQ[
VDDQ
39] 33]
VSS RSVD VSS RSVD
VSS VCCIO VDDQ
VCCIO VCCIO VSS
VSS VCCIO VDDQ
VCCIO VCCIO VSS
VSS VCCIO VDDQ
VCCIO VCCIO VSS
VSS VCCIO VDDQ
45 44 43 42 41 40 39
SM_VR
RSVD VSS
EF
SB_OD SB_CS SB_CAS
RSVD
T[1] #[1] #
SB_OD
VSS VDDQ
T[0]
SM_RC SB_WE
RSVD RSVD
OMP[2] #
SA_CAS SB_CS
VSS
# #[0]
SA_CS SA_CS
VDDQ VDDQ
#[1] #[0]
VSS RSVD VSS
SA_MA[ SA_OD
RSVD VSS
13] T[0]
SA_WE SB_MA[
VSS
# 13]
RSVD VDDQ RSVD VDDQ
VSS RSVD VSS
VSS VDDQ VDDQ
VDDQ VDDQ VSS VDDQ
VSS VDDQ VDDQ
VDDQ VDDQ VSS VDDQ
VSS VDDQ VDDQ
VDDQ VDDQ VSS VDDQ
VSS VDDQ VDDQ
38 37 36
SB_BS[
VDDQ
0]
SB_CK
#[1]
SB_RAS
VSS
#
SB_CK[
1]
SA_RAS
VSS
#
SB_BS[
1]
SA_BS[
VSS
1]
SB_MA[
2]
SA_BS[
VSS
0]
SB_MA[
10]
SA_MA[
VSS
10]
VSS VDDQ
VDDQ
VSS VDDQ
VDDQ
VSS VDDQ
VDDQ
VSS VDDQ
123