Ddriii Cha So-Dimm_1 - Clevo P177SM Service Manual

DDRIII CHA SO-DIMM_1

Channel A SO-DIMM 1[RAM3]
4,9 M_A_A[15:0]
M_A_A0
M_A_A1
M_A_A2
M_A_A3
M_A_A4
M_A_A5
M_A_A6
M_A_A7
M_A_A8
M_A_A9
M_A_A10
M_A_A11
M_A_A12
M_A_A13
M_A_A14
M_A_A15
4,9 M_A_BS0
4,9 M_A_BS1
4,9 M_A_BS2
4 M_A_CS#2
4 M_A_CS#3
4 M_A_CLK_DDR2
4 M_A_CLK_DDR#2
4 M_A_CLK_DDR3
4 M_A_CLK_DDR#3
4 M_A_CKE2
4 M_A_CKE3
4,9 M_A_CAS#
4,9 M_A_RAS#
4,9 M_A_WE#
CHA_SA0_DIM1
9 CHA_SA0_DIM1
CHA_SA1_DIM1
9 CHA_SA1_DIM1
9,11,12,20 SMB_CLK
9,11,12,20 SMB_DATA
4 M_A_ODT2
4 M_A_ODT3
4,9 M_A_DQS[7:0]
M_A_DQS0
M_A_DQS1
M_A_DQS2
M_A_DQS3
M_A_DQS4
M_A_DQS5
M_A_DQS6
M_A_DQS7
4,9 M_A_DQS#[7:0]
M_A_DQS#0
M_A_DQS#1
M_A_DQS#2
M_A_DQS#3
M_A_DQS#4
M_A_DQS#5
M_A_DQS#6
M_A_DQS#7
VDDQ
C573 C575 C579 C577
0.1u_10V_X5R_04 0.1u_10V_X5R_04
0.1u_10V_X5R_04 0.1u_10V_X5R_04
CHANGE TO STANDARD
JDIMM1A
M_A_DQ[63:0] 4,9
98 5 M_A_DQ0
A0 DQ0
97 7 M_A_DQ1
A1 DQ1
96 15 M_A_DQ2
A2 DQ2
95 17 M_A_DQ3
A3 DQ3
92 4 M_A_DQ4
91 A4 DQ4 6
M_A_DQ5
90 A5 DQ5 16
M_A_DQ6
86 A6 DQ6 18
M_A_DQ7
89 A7 DQ7 21
M_A_DQ8
A8 DQ8
85 23
M_A_DQ9
A9 DQ9
107 33
M_A_DQ10
A10/AP DQ10
84 35
M_A_DQ11
A11 DQ11
83 22 M_A_DQ12
A12/BC# DQ12
119 24 M_A_DQ13
A13 DQ13
80 34 M_A_DQ14
A14 DQ14
78 36 M_A_DQ15
A15 DQ15
39 M_A_DQ16
DQ16
109 41 M_A_DQ17
BA0 DQ17
108 51 M_A_DQ18
BA1 DQ18
79 53 M_A_DQ19
BA2 DQ19
114 40 M_A_DQ20
121 S0# DQ20 42
M_A_DQ21
S1# DQ21
101 50 M_A_DQ22
103 CK0 DQ22 52
M_A_DQ23
102 CK0# DQ23 57
M_A_DQ24
104 CK1 DQ24 59
M_A_DQ25
CK1# DQ25
73 67
M_A_DQ26
74 CKE0 DQ26 69
M_A_DQ27
CKE1 DQ27
115 56
M_A_DQ28
CAS# DQ28
110 58
M_A_DQ29
RAS# DQ29
113 68 M_A_DQ30
WE# DQ30
197 70 M_A_DQ31
SA0 DQ31
201 129 M_A_DQ32
20mils
SA1 DQ32
202 131 M_A_DQ33
SCL DQ33
200 141 M_A_DQ34
SDA DQ34
143 M_A_DQ35
4,9 MVREF_DQ_DIMMA
DQ35
116 130 M_A_DQ36
ODT0 DQ36
120 132 M_A_DQ37
9 MVREF_CA_DIMMA_R
ODT1 DQ37
140 M_A_DQ38
DQ38
11 142 M_A_DQ39
28 DM0 DQ39 147
M_A_DQ40
46 DM1 DQ40 149
M_A_DQ41
63 DM2 DQ41 157
M_A_DQ42
DM3 DQ42
136 159
M_A_DQ43
153 DM4 DQ43 146
M_A_DQ44
DM5 DQ44
170 148
M_A_DQ45
DM6 DQ45
187 158
M_A_DQ46
DM7 DQ46
160 M_A_DQ47
DQ47
12 163 M_A_DQ48
DQS0 DQ48
29 165 M_A_DQ49
DQS1 DQ49
47 175 M_A_DQ50
DQS2 DQ50
64 177 M_A_DQ51
DQS3 DQ51
137 164 M_A_DQ52
DQS4 DQ52
154 166 M_A_DQ53
DQS5 DQ53
171 174 M_A_DQ54
DQS6 DQ54
188 176 M_A_DQ55
DQS7 DQ55
181 M_A_DQ56
10 DQ56 183
M_A_DQ57
DQS0# DQ57
27 191 M_A_DQ58
45 DQS1# DQ58 193
M_A_DQ59
DQS2# DQ59
62 180
M_A_DQ60
DQS3# DQ60
135 182
M_A_DQ61
DQS4# DQ61
152 192
M_A_DQ62
DQS5# DQ62
169 194
M_A_DQ63
DQS6# DQ63
186
DQS7#
VTT_MEM
DDRSK-20401-TR4B
C259 C255
10u_6.3V_X5R_06
1u_6.3V_X5R_04
C581 C583 C585 C587 C589 C591
0.1u_10V_X5R_04 0.1u_10V_X5R_04 0.1u_10V_X5R_04
0.1u_10V_X5R_04 0.1u_10V_X5R_04 0.1u_10V_X5R_04
JDIMM1B
VDDQ
75
76 VDD1
81 VDD2
82 VDD3
VDD4
87
VDD5
88
VDD6
93
VDD7
94
VDD8
99
3.3VS
VDD9
100
20mils
VDD10
105
VDD11
106
VDD12
111
C565 C564
VDD13
112
VDD14
1u_6.3V_X5R_04 0.1u_16V_Y5V_04 117
VDD15
118
123 VDD16
VDD17
124
VDD18
199
VDDSPD
77
122 NC1
NC2
125
NCTEST
198
9,11,12 TS#_DIMM0_1 EVENT#
30
3,9,11,12 DDR3_DRAMRST# RESET#
C239 2.2u_6.3V_X5R_06
1
R605 24.9_1%_04 C258 0.1u_16V_Y5V_04
VREF_DQ
126
VREF_CA
C649 2.2u_6.3V_X5R_06 2
VSS1
R603 24.9_1%_04 C599 0.1u_16V_Y5V_04 3
8 VSS2
9 VSS3
13 VSS4
VSS5
14
19 VSS6
VSS7
20
VSS8
25
VSS9
26
VSS10
31
VSS11
32
VSS12
37
VSS13
38
VSS14
43
VSS15
DDRSK-20401-TR4B
C245 C251 C244
1u_6.3V_X5R_04 1u_6.3V_X5R_04
1u_6.3V_X5R_04
3,5,9,11,12,13,14,16,17,18,19,20,21,22,24,25,26,27,28,29,30,32,33,34,35,36,37,41,44,46,61,62 3.3VS
3,4,6,9,11,12,30,39 VDDQ
9,11,12,39 VTT_MEM
Schematic Diagrams
44
VSS16 48
VSS17 49
VSS18 54
VSS19
55
VSS20
60
VSS21
61
VSS22
65
VSS23
66
VSS24
71
VSS25
72
VSS26
127
VSS27 Sheet 10 of 60
128
VSS28
133
VSS29
134
VSS30
138
DDRIII CHA SO-
VSS31 139
VSS32
144
VSS33 145
VSS34 150
DIMM _1
VSS35 151
VSS36
155
VSS37 156
VSS38
161
VSS39
162
VSS40
167
VSS41
168
VSS42
172
VSS43
173
VSS44
178
VSS45
179
VSS46
184
VSS47
185
VSS48
189
VSS49
190
VSS50 195
VSS51 196
VSS52
VTT_MEM
203
VTT1
204
VTT2
GND1
G1
GND2
G2
DDRIII CHA SO-DIMM_1 B - 11