Vcu110 Board Power System - Xilinx VCU110 User Manual

Table 1-65: J2 VITA 57.1 FMC HPC1 Sections J and K to FPGA U1 Connections
J2
FMC Schematic
HPC1 Net Name
Pin
J2 NA
J3 NA
J6 NA
J7 NA
J9 NA
J10 NA
J12 NA
J13 NA
J15 NA
J16 NA
J18 NA
J19 NA
J21 NA
J22 NA
J24 NA
J25 NA
J27 NA
J28 NA
J30 NA
J31 NA
J33 NA
J34 NA
J36 NA
J37 NA
J39 NA

VCU110 Board Power System

The VCU110 hosts a Maxim PMBus based power system. Each individual Maxim
MAX20751EKX or MAX15301 voltage regulator has a PMBus interface.
the VCU110 power system block diagram.
VCU110 Evaluation Board
UG1073 (v1.2) March 26, 2016
U1
I/O FMC
FPGA
Standard HPC1
Pin
Pin
NA
NA
NA
NA
NA
NA K10
NA K11
NA K13
NA K14
NA K16
NA K17
NA K19
NA K20
NA K22
NA K23
NA K25
NA K26
NA K28
NA K29
NA K31
NA K32
NA K34
NA K35
NA K37
NA K38
K40
www.xilinx.com
Chapter 1: VCU110 Evaluation Board Features
J2
Schematic
Net Name
K1 NA
K4 NA
K5 NA
K7 NA
K8 NA
NA
NA
NA
NA
NA
NA
NA
NA
NA
NA
NA
NA
NA
NA
NA
NA
NA
NA
NA
NA
NA
Send Feedback
U1
I/O
FPGA
Standard
Pin
NA
NA
NA
NA
NA
NA
NA
NA
NA
NA
NA
NA
NA
NA
NA
NA
NA
NA
NA
NA
NA
NA
NA
NA
NA
NA
Figure 1-29 shows
120