MSI 880G-E45 Series Manual page 82

MS-7576 Mainboard
▶ tRC
Lautet die Einstellung unter DRAM Timing Mode [DCT 0], [DCT1] oder [Both], kön-
nen Sie hier die DRAM Timing angeben. Die Reihe Taktzyklen Option spezifiziert
die Mindestdauer der Taktgeberzyklen. Die Speicherreihe einen vollen Zyklus Zeit
braucht, von der Reihe Aktivierung bis zu Precharge der aktiven Reihe fest.
▶ tWR
Lautet die Einstellung unter DRAM Timing Mode [DCT 0], [DCT1] oder [Both],
können Sie hier die DRAM Timing angeben. Unter dieser Optionlegen Sie die WR-
Verzögerung (in den Taktgeberzyklen) fest. Dieses Verzögerung muss garantieren,
dass Daten in den schreibenpuffern werden können zu den Speicherzellen
geschrieben, bevor Vor-Aufladung auftritt.
▶ tRRD
Lautet die Einstellung unter DRAM Timing Mode [DCT 0], [DCT1] oder [Both],
können Sie hier die DRAM Timing angeben. Diese Option legt die Aktiv-zu-Aktive
Verzögerung von den unterschiedlichen angegrenzter Teil des Speicher fest.
▶ tWTR
Lautet die Einstellung unter DRAM Timing Mode [DCT 0], [DCT1] oder [Both],
können Sie hier die DRAM Timing angeben. Hier stellen Sie den tWTR-Wert
(Write Data In to Read Command Delay memory Timing) ein. Dieses setzt die
Mindestzahl der Taktgeberzyklen fest, müssen die zwischen dem letzten gültigen
Schreibenarbeitsgang und der folgende gelesene Befehl zur gleichen internen Bank
der DDR Vorrichtung auftreten.
▶ tRFC0~3
Lautet die Einstellung unter DRAM Timing Mode [DCT 0], [DCT1] oder [Both],
können Sie hier die DRAM Timing angeben. Diese Einstellung stellt das Nehmen
der Zeit RFC fest, um von zu lesen und zu einer Speicherzelle zu schreiben.
▶ tWRTTO
Lautet die Einstellung unter DRAM Timing Mode [DCT 0], [DCT1] oder [Both], können
Sie hier die DRAM Timing angeben. Timing des Read-to-Writes Bereitstellung von
Daten; die minimale Zykluszeit zwischen Befehl, der ist letzten Takt des CAS-
Lesevorgangs, zum folgenden Befehl des Schreibborgangs. Wenn Sie dieses
Einzelteil kleiner einstellen, läuft das System schneller, aber instabiler sein konnte .
Bitte eingestellt ihm hängt vom Speichermodul ab.
▶ tWRRD
Lautet die Einstellung unter DRAM Timing Mode [DCT 0], [DCT1] oder [Both], können
Sie hier die DRAM Timing angeben. Timing des Write-to-Reads; die minimale
Zykluszeit vom letzten Takt ersten virtuellen CAS Schreiben-Barst Betrieb bis ein
folgendes Lesen-Barst Betrieb für unterschiedlichen Chip oder DIMM. Wenn Sie
dieses Einzelteil kleiner einstellen, läuft das System schneller, aber instabiler sein
konnte. Bitte eingestellt ihm hängt vom Speichermodul ab.
▶ tWRWR
Lautet die Einstellung unter DRAM Timing Mode [DCT 0], [DCT1] oder [Both],
können Sie hier die DRAM Timing angeben. Timing des Write-to-Writes; die minimale
Zykluszeit vom letzten Takt ersten virtuellen CAS Schreiben-Barst Betrieb zu einem
folgendem Schreiben-Barst Betrieb, der den ermöglichten Abschlußwiderstand
änderte. Wenn Sie dieses Einzelteil kleiner einstellen, läuft das System schneller,
De-34