Epson Research and Development
Vancouver Design Center
1
Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5
2
3
Routing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7
3.1
Perimeter Pads . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7
3.2
Inner Pads . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8
4
References . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9
4.1
4.2
5
Technical Support . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10
5.1
Figure 3-1: Example Perimeter Pad Routing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7
Figure 3-2: Example Inner Pad Routing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8
Integrating the CFLGA 104-pin Chip Scale Package
Issue Date: 01/02/26
Table of Contents
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9
List of Figures
Page 3
S1D13706
X31B-G-018-02