LG 37LV470S Service Manual page 19

DDR STRAP
DDR_DQ[0]
DDR_DQ[1]
DDR_DQ[2]
DDR_DQ[3]
DDR_DQ[4]
JEDEC Types : DDR_DQ[0:4]
R401 R403 R405 R407 R409
00001 : DDR3-1333H (CasL=9)
4.7K 4.7K 4.7K 4.7K 4.7K
OPT 10101 : DDR3-1600K (CasL=11) (O)
DDR_1333 DDR_1333
DDR_DQ[10]
DDR_DQ[9]
DDR_DQ[7]
DDR_DQ[8]
DDR_DQ[6]
DDR_DQ[5]
R402 R432 R404 R406 R408 R410
4.7K 4.7K 4.7K 4.7K 4.7K 4.7K
OPT OPT OPT OPT
OPT
Bus Width : DDR_DQ[10]
0 - 16b
1 - 32b (O)
Chip Width : DDR_DQ[8]
0 - 8b
1 - 16b (O)
Chip Size : DDR_DQ[6:5]
00 - 4Gbit
01 - 2Gbit (O)
10 - 1Gbit
11 - 512Mbit
IC101
LGE35230(BCM35230KFSBG)
DDR_DQ[0-7]
NON_BCM_CAP
U26 V23
DDR_DQ[0]
DDR_DQA_0 DDR_ADA_0
R26 AB27
DDR_DQ[1]
DDR_DQA_1 DDR_ADA_1
U27 Y23
DDR_DQ[2]
DDR_DQA_2 DDR_ADA_2
R27 Y26
DDR_DQ[3]
DDR_DQA_3 DDR_ADA_3
V27
DDR_DQ[4]
DDR_DQA_4
P26 AB26
DDR_DQ[5]
DDR_DQA_5 DDR_ADA_4
U25 Y24
DDR_DQ[6]
DDR_DQ[8-15]
DDR_DQA_6 DDR_ADA_5
P27 AC26
DDR_DQ[7]
DDR_DQA_7 DDR_ADA_6
R24
DDR_DQ[8]
DDR_DQA_8
N24 AB24
DDR_DQ[9]
DDR_DQA_9 DDR_ADA_ALT_4
T25 AC25
DDR_DQ[10]
DDR_DQA_10 DDR_ADA_ALT_5
M23 AC24
DDR_DQ[11]
DDR_DQA_11 DDR_ADA_ALT_6
R23
DDR_DQ[12]
DDR_DQA_12
N25 AB25
DDR_DQ[13]
DDR_DQA_13 DDR_ADA_7
T24 AD28
DDR_DQ[14]
DDR_DQ[16-23]
DDR_DQA_14 DDR_ADA_8
N26 Y25
DDR_DQ[15]
DDR_DQA_15 DDR_ADA_9
L26 AA27
DDR_DQ[16]
DDR_DQA_16
DDR_ADA_10
H27 AC27
DDR_DQ[17]
DDR_DQA_17 DDR_ADA_11
L27 AA26
DDR_DQ[18]
DDR_DQA_18 DDR_ADA_12
J26 AA24
DDR_DQ[19]
DDR_DQA_19 DDR_ADA_13
M27 AD27
DDR_DQ[20]
DDR_DQA_20 DDR_ADA_14
G27
DDR_DQ[21]
DDR_DQA_21
M26 Y27
DDR_DQ[22]
DDR_DQ[24-31] DDR_DQA_22 DDR_BAA_0
H26 AB28
DDR_DQ[23]
DDR_DQA_23 DDR_BAA_1
L23 W24
DDR_DQ[24]
DDR_DQA_24 DDR_BAA_2
H25
DDR_DQ[25]
DDR_DQA_25
L24 V24
DDR_DQ[26]
DDR_DQA_26 DDR_RASA_N
J24 W25
DDR_DQ[27]
DDR_DQA_27 DDR_CASA_N
M24 V26
DDR_DQ[28]
DDR_DQA_28 DDR_WEA_N
H23
DDR_DQ[29]
DDR_DQA_29
L25 U24
DDR_DQ[30]
DDR_DQA_30 DDR_CKEA
H24
DDR_DQ[31]
DDR_DQA_31
W27
DDR_DM[0-3] DDR_CKA01_P
W28
DDR_CKA01_N
T26
DDR_DM[0]
DDR_DMA_0
P25 N28
DDR_DM[1]
DDR_DMA_1 DDR_CKA23_P
J27 N27
DDR_DM[2]
DDR_DMA_2 DDR_CKA23_N
K24
DDR_DM[3]
DDR_DMA_3
U23
DDR_VREFA
T27 AA23
DDR_QS0 DDR_DQSA_P_0 DDR_RST_N
T28
DDR_QS0b
DDR_DQSA_N_0
W26
R411
DDR_ZQ
P24
DDR_QS1 DDR_DQSA_P_1
P23
DDR_QS1b DDR_DQSA_N_1
K27
DDR_QS2 DDR_DQSA_P_2
K28
DDR_QS2b DDR_DQSA_N_2
K25
DDR_QS3 DDR_DQSA_P_3
K26
DDR_QS3b DDR_DQSA_N_3
IC401-*2
NT5CB128M16BP-CG
DDR_1333_NANYA
N3
A0 VREFCA
P7
A1
P3
A2
N2
A3 VREFDQ
P8
A4
P2
A5
R8
A6 ZQ
R2
A7
T8
A8
R3
A9 VDD_1
L7
A10/AP VDD_2
R7
A11 VDD_3
N7
A12 VDD_4
T3
NC_6 VDD_5
VDD_6
M7
NC_5 VDD_7
M2 VDD_8
BA0 VDD_9
N8
BA1
M3
BA2
VDDQ_1
J7
CK VDDQ_2
K7
CK VDDQ_3
K9
CKE VDDQ_4
VDDQ_5
L2
CS VDDQ_6
K1
ODT VDDQ_7
J3
RAS VDDQ_8
K3
CAS VDDQ_9
L3
WE
NC_1
T2
RESET NC_2
NC_3
NC_4
F3
DQSL NC_7
G3
DQSL
C7
DQSU VSS_1
B7
DQSU VSS_2
VSS_3
E7
DML VSS_4
D3
DMU VSS_5
VSS_6
E3
DQL0 VSS_7
F7
DQL1 VSS_8
F2
DQL2
F8 VSS_9
DQL3 VSS_10
H3
DQL4 VSS_11
H8
DQL5 VSS_12
G2
DQL6
H7
DQL7
VSSQ_1
D7
DQU0 VSSQ_2
C3
DQU1 VSSQ_3
C8
DQU2 VSSQ_4
C2
DQU3 VSSQ_5
A7
DQU4 VSSQ_6
A2
DQU5 VSSQ_7
B8
DQU6 VSSQ_8
A3
DQU7 VSSQ_9
THE SYMBOL MARK OF THIS SCHEMETIC DIAGRAM INCORPORATES
SPECIAL FEATURES IMPORTANT FOR PROTECTION FROM X-RADIATION.
FILRE AND ELECTRICAL SHOCK HAZARDS, WHEN SERVICING IF IS
ESSENTIAL THAT ONLY MANUFATURES SPECFIED PARTS BE USED FOR
THE CRITICAL COMPONENTS IN THE SYMBOL MARK OF THE SCHEMETIC.
Copyright © 2011 LG Electronics. Inc. All rights reserved.
Only for training and service purposes
+1.5V_DDR
C453 C454
1uF 1uF
6.3V 6.3V
DDR01_AA4
DDR_AA0
DDR01_AA5
DDR_AA1
DDR01_AA6
DDR_AA2
DDR_AA3
DDR01_AA4
DDR01_AA5
DDR01_AA6
DDR23_AA4
DDR23_AA5
DDR23_AA6
DDR_AA7
DDR_AA8
DDR_AA9
DDR_AA10
DDR01_CLK
DDR_AA11
DDR01_CLKb
DDR_AA12
R412 R413
DDR_AA13 56 56
1% 1%
+1.5V_DDR
DDR_AA14
C401
DDR_BAA0 1000pF
DDR_BAA1
DDR_BAA2
DDR_RASb
DDR_RESETb
DDR_CASb
DDR_WEb
DDR_CKE
DDR01_CLK
DDR01_CLKb
DDR23_CLK
DDR_DM[0]
DDR23_CLKb
DDR_DQ[0-7] DDR_DM[1]
DDR_VREFA
DDR_RESETb
240
1%
DDR_DQ[8-15]
DDR_DQ[8]
DDR_DQ[14]
DDR_DQ[13]
DDR_DQ[12]
DDR_DQ[9]
DDR_DQ[10]
DDR_DQ[15]
IC402-*2 IC401-*3
IC402-*3
NT5CB128M16BP-DI DDR_DQ[11]
NT5CB128M16BP-CG NT5CB128M16BP-DI
DDR_1333_NANYA DDR_1600_NANYA
M8 N3 M8 DDR_1600_NANYA
N3 M8 N3 M8
A0 VREFCA A0 VREFCA
P7 P7 A0 VREFCA
A1 A1 P7
P3 P3 A1
A2 P3
H1 A2 N2 H1 A2
N2 H1 A3 VREFDQ N2 H1
A3 VREFDQ P8 A3 VREFDQ
P8 P8
A4 A4
P2 P2 A4
A5 A5 P2
L8 R8 L8 R8 L8 A5
A6 ZQ R8 L8
A6 ZQ R2 A6 ZQ
R2 A7 R2
A7 T8 A7
T8 T8
A8 A8
B2 R3 B2 R3 B2 A8
A9 VDD_1 A9 VDD_1 R3 B2
D9 L7 D9 L7 D9 A9 VDD_1
A10/AP VDD_2 L7 D9
G7 R7 A10/AP VDD_2 R7 G7 A10/AP VDD_2
G7 A11 VDD_3 R7 G7
K2 A11 VDD_3 N7 K2 A11 VDD_3
N7 K2 N7 K2
A12 VDD_4 A12 VDD_4
K8 T3 K8 T3 K8 T3 A12 VDD_4 K8
NC_6 VDD_5 NC_6 VDD_5
N1 N1 N1 NC_6 VDD_5
VDD_6 N1
N9 M7 VDD_6 N9 M7 N9 VDD_6
NC_5 VDD_7 M7 N9
R1 NC_5 VDD_7 R1 NC_5 VDD_7
R1 R1
R9 VDD_8 M2 VDD_8 R9
M2 R9 M2 VDD_8 R9
BA0 VDD_9 BA0 VDD_9
N8 N8 BA0 VDD_9
BA1 BA1 N8
M3 M3 BA1
BA2 M3
A1 BA2 A1 BA2
A1 VDDQ_1 A1
A8 VDDQ_1 J7 A8 VDDQ_1
J7 A8 J7 A8
CK VDDQ_2 CK VDDQ_2
C1 K7 C1 K7 C1 CK VDDQ_2
CK VDDQ_3 CK VDDQ_3 K7 C1
C9 K9 C9 K9 C9 CK VDDQ_3
CKE VDDQ_4 K9 C9
D2 CKE VDDQ_4 D2 CKE VDDQ_4
D2 VDDQ_5 D2
E9 VDDQ_5 L2 E9 VDDQ_5
L2 E9 L2 E9
CS VDDQ_6 CS VDDQ_6
F1 K1 F1 K1 F1 CS VDDQ_6
ODT VDDQ_7 ODT VDDQ_7 K1 F1
H2 J3 H2 J3 H2 ODT VDDQ_7
RAS VDDQ_8 J3 H2
H9 RAS VDDQ_8 K3 H9 RAS VDDQ_8
K3 H9 CAS VDDQ_9 K3 H9
CAS VDDQ_9 L3 CAS VDDQ_9
L3 L3
WE WE
J1 J1 J1 WE
NC_1 NC_1 J1
J9 T2 J9 T2 J9 NC_1
RESET NC_2 T2 J9
L1 RESET NC_2 L1 RESET NC_2
L1 NC_3 L1
L9 NC_3 L9 NC_3
L9 L9
NC_4 NC_4
T7 F3 T7 F3 T7 NC_4
DQSL NC_7 DQSL NC_7 F3 T7
G3 G3 DQSL NC_7
DQSL G3
DQSL DQSL
A9 C7 A9
C7 A9 C7 A9
DQSU VSS_1 DQSU VSS_1
B3 B7 B3 B7 B3 B7 DQSU VSS_1
DQSU VSS_2 DQSU VSS_2 B3
E1 E1 E1 DQSU VSS_2
VSS_3 E1
G8 E7 VSS_3 G8 E7 G8 VSS_3
DML VSS_4 E7 G8
J2 DML VSS_4 D3 J2 DML VSS_4
D3 J2 D3 J2
DMU VSS_5 DMU VSS_5 DMU
J8 J8 J8 VSS_5 J8
VSS_6 VSS_6
M1 E3 M1 E3 M1 VSS_6
DQL0 VSS_7 DQL0 VSS_7 E3 M1
M9 F7 M9 F7 M9 DQL0 VSS_7
DQL1 VSS_8 F7 M9
P1 DQL1 VSS_8 F2 P1 DQL1 VSS_8
F2 P1 DQL2 F2 P1
P9 DQL2 VSS_9 F8 VSS_9 P9 DQL2 VSS_9
F8 P9 F8 P9
DQL3 VSS_10 DQL3 VSS_10
T1 H3 T1 H3 T1 DQL3 VSS_10
DQL4 VSS_11 DQL4 VSS_11 H3 T1
T9 H8 T9 H8 T9 DQL4 VSS_11
DQL5 VSS_12 H8 T9
DQL5 VSS_12 G2 DQL5 VSS_12
G2 DQL6 G2
DQL6 H7 DQL6
H7 H7
DQL7 DQL7
B1 B1 B1 DQL7
VSSQ_1 VSSQ_1 B1
B9 D7 B9 D7 B9 VSSQ_1
DQU0 VSSQ_2 D7 B9
D1 DQU0 VSSQ_2 C3 D1 DQU0 VSSQ_2
C3 D1 DQU1 VSSQ_3 C3 D1
D8 DQU1 VSSQ_3 C8 D8 DQU1 VSSQ_3
C8 D8 C8 D8
DQU2 VSSQ_4 DQU2 VSSQ_4
E2 C2 E2 C2 E2 DQU2 VSSQ_4
DQU3 VSSQ_5 DQU3 VSSQ_5 C2 E2
E8 A7 E8 A7 E8 DQU3 VSSQ_5
DQU4 VSSQ_6 A7 E8
F9 DQU4 VSSQ_6 A2 F9 DQU4 VSSQ_6
A2 F9 DQU5 VSSQ_7 A2 F9
G1 DQU5 VSSQ_7 B8 G1 DQU5 VSSQ_7
B8 G1 B8 G1
DQU6 VSSQ_8 DQU6 VSSQ_8
G9 A3 G9 A3 G9 DQU6 VSSQ_8
DQU7 VSSQ_9 DQU7 VSSQ_9 A3 G9
DQU7 VSSQ_9
DUAL COMPONENT
IC401,IC402 1ST : EAN61667501, 2ND : EAN61570701
IC401-*1
1ST : T-K4B2G1646B_HCK0, 2ND : T-H5TQ2G63BFR-PBC
IC402-*1
+1.5V_DDR
NFM18PS105R0J
C410
6.3V
C403 C405 C407 C417
IN OUT
2.2uF 10uF 2.2uF 470pF
GND
+1.5V_DDR
NFM18PS105R0J
C402
6.3V
C412
IN OUT
1uF
GND
C455
1uF
6.3V
+1.5V_DDR
IC401
R416
K4B2G1646C
4.99K
1%
DDR_1333_SS
N3 M8
R417
DDR_AA0 C415
A0 VREFCA 4.99K
P7
0.01uF 1%
DDR_AA1 A1
P3
DDR_AA2 A2
N2 H1
DDR_AA3 A3 VREFDQ DDR_VREFA
C416
P8
A4 0.01uF
P2
A5
R8 L8
R415 240
A6 ZQ
R2
1% +1.5V_DDR
DDR_AA7 A7
T8
DDR_AA8 A8
R3 B2
DDR_AA9 A9 VDD_1
L7 D9
DDR_AA10 A10/AP VDD_2
R7 G7
DDR_AA11
A11 VDD_3
N7 K2
DDR_AA12 A12/BC VDD_4
T3 K8
DDR_AA13
A13 VDD_5
N1
VDD_6
M7 N9
NC_5 VDD_7
R1
VDD_8
M2 R9
DDR_BAA0
BA0 VDD_9
N8
DDR_BAA1 BA1
M3
DDR_BAA2
BA2
A1
VDDQ_1
J7 A8
DDR23_CLK
CK VDDQ_2
K7 C1
DDR23_CLKb
CK VDDQ_3
K9 C9
DDR_CKE
CKE VDDQ_4
D2
VDDQ_5
L2 E9
CS VDDQ_6
K1 F1
R414 10K
ODT VDDQ_7
J3 H2
DDR_RASb RAS VDDQ_8
K3 H9
DDR_CASb CAS VDDQ_9
L3
DDR_WEb WE
J1
NC_1
T2 J9
RESET NC_2
L1
NC_3
L9
NC_4
F3 T7
DDR_QS0
DQSL NC_6 DDR_AA14
G3
DDR_QS0b DQSL
C7 A9
DDR_QS1 DQSU VSS_1
B7 B3
DDR_QS1b
DQSU VSS_2
E1
VSS_3
E7 G8
DML VSS_4
D3 J2
DMU VSS_5
J8
VSS_6
E3 M1
DDR_DQ[0]
DQL0 VSS_7
F7 M9
DDR_DQ[1]
DQL1 VSS_8
F2 P1
DDR_DQ[2]
DQL2 VSS_9
F8 P9
DDR_DQ[3]
DQL3 VSS_10
H3 T1
DDR_DQ[4]
DQL4 VSS_11
H8 T9
DDR_DQ[5]
DQL5 VSS_12
G2
DDR_DQ[6]
DQL6
H7
DDR_DQ[7]
DQL7
B1
VSSQ_1
D7 B9
DQU0 VSSQ_2
C3 D1
DQU1 VSSQ_3
C8 D8
DQU2 VSSQ_4
C2 E2
DQU3 VSSQ_5
A7 E8
DQU4 VSSQ_6
A2 F9
DQU5 VSSQ_7
B8 G1
DQU6 VSSQ_8
A3 G9
DQU7 VSSQ_9
+1.5V_DDR
NFM18PS105R0J
C432
6.3V
C421 C423 C425
IN OUT
2.2uF 10uF 10uF
GND
+1.5V_DDR
NFM18PS105R0J
C433
6.3V
C426
IN OUT
1uF
GND
IC402
K4B2G1646C
N3 M8
DDR_1333_SS
DDR_AA0 A0 VREFCA
P7
DDR_AA1 A1
P3
DDR_AA2 A2
N2 H1
DDR_AA3 A3 VREFDQ
P8
DDR23_AA4 A4
P2
DDR23_AA5
A5
R8 L8
R421
DDR23_AA6 A6 ZQ
R2
DDR_AA7
A7
T8
DDR_AA8 A8
R3 B2
DDR_AA9
A9 VDD_1
L7 D9
DDR_AA10 A10/AP VDD_2
R7 G7
DDR_AA11
A11 VDD_3
N7 K2
DDR_AA12 A12/BC VDD_4
T3 K8
DDR_AA13
A13 VDD_5
N1
VDD_6
M7 N9
NC_5 VDD_7
R1
VDD_8
M2 R9
DDR_BAA0
BA0 VDD_9
N8
DDR_BAA1 BA1
M3
DDR_BAA2
BA2
A1
VDDQ_1
J7 A8
CK VDDQ_2
K7 C1
CK VDDQ_3
K9 C9
DDR_CKE CKE VDDQ_4
R418 R419
D2
56 56
VDDQ_5
1% 1%
+1.5V_DDR L2 E9
CS VDDQ_6
K1 F1
R420 10K
C419 ODT VDDQ_7
J3 H2
1000pF
DDR_RASb RAS VDDQ_8
K3 H9
DDR_CASb CAS VDDQ_9
L3
DDR_WEb WE
J1
NC_1
T2 J9
DDR_RESETb RESET NC_2
L1
NC_3
L9
NC_4
F3 T7
DDR_QS2
DQSL NC_6
G3
DDR_QS2b DQSL
C7 A9
DDR_QS3 DQSU VSS_1
B7 B3
DDR_QS3b
DQSU VSS_2
E1
VSS_3
E7 G8
DDR_DM[2]
DML VSS_4
D3 J2
DDR_DQ[16-23] DDR_DM[3] DMU VSS_5
J8
VSS_6
E3 M1
DDR_DQ[16]
DQL0 VSS_7
F7 M9
DDR_DQ[17]
DQL1 VSS_8
F2 P1
DDR_DQ[18]
DQL2 VSS_9
F8 P9
DDR_DQ[19]
DQL3
VSS_10
H3 T1
DDR_DQ[20]
DQL4 VSS_11
H8 T9
DDR_DQ[21]
DQL5 VSS_12
G2
DDR_DQ[22]
DQL6
H7
DDR_DQ[23]
DDR_DQ[24-31] DQL7
B1
VSSQ_1
D7 B9
DDR_DQ[24]
DQU0 VSSQ_2
C3 D1
DDR_DQ[30]
DQU1 VSSQ_3
C8 D8
DDR_DQ[29]
DQU2 VSSQ_4
C2 E2
DDR_DQ[28]
DQU3 VSSQ_5
A7 E8
DDR_DQ[25]
DQU4 VSSQ_6
A2 F9
DDR_DQ[26]
DQU5 VSSQ_7
B8 G1
DDR_DQ[31]
DQU6 VSSQ_8
A3 G9
DDR_DQ[27]
DQU7 VSSQ_9
+1.5V_DDR
+1.5V_DDR
R422 R430
4.7K
4.99K
1% OPT
R429
82
DDR_RESETb
R423
C435 C442
4.99K
0.01uF 1% 100pF
R428
82
DDR_VREFA
C436
DDR_CKE
0.01uF
C437 R431
4.7K
100pF
OPT
240
1% +1.5V_DDR
R424 56
DDR_AA13
R425 56 OPT
DDR_AA14
C438 1uF
AR401 56
DDR_AA2
C404 0.1uF
DDR_AA11
DDR_AA3
C406 0.1uF
DDR_AA7
AR402 56
DDR_AA9
C450 0.1uF
DDR_AA8
C408 0.1uF
DDR_AA0
AR403 56
DDR_AA1
C439
1uF
DDR_BAA0
DDR_BAA2
C409 0.1uF
DDR_BAA1
AR404 56
DDR_AA10
C451 0.1uF
DDR_AA12
DDR_WEb
C411 0.1uF
AR405 56
DDR23_AA6
C440
1uF
DDR23_AA4
DDR23_AA5
AR406 56 0.1uF
C452
DDR01_AA6
DDR01_AA4
DDR_AA14
DDR01_AA5
R426 56
DDR_CASb
R427 56 C441 1uF
DDR_RASb
IC402-*1
IC401-*1
K4B2G1646C-HCK0
K4B2G1646C-HCK0
DDR_1600_SS
N3 M8
N3 DDR_1600_SS M8
A0 VREFCA
A0 VREFCA P7
P7 A1
A1 P3
P3 A2
A2 N2 H1
N2 H1 A3 VREFDQ
A3 VREFDQ P8
P8
P2 A4
A4
P2 A5
A5 R8 L8
R8 L8 A6 ZQ
A6 ZQ R2
R2 A7
A7 T8
T8 A8
R3 B2
A8
R3 B2 A9 VDD_1
A9 VDD_1 L7 D9
L7 D9 A10/AP VDD_2
A10/AP VDD_2 R7 G7
R7 G7 A11 VDD_3
A11 VDD_3 N7 K2
N7 K2 A12/BC VDD_4
T3 K8
A12/BC VDD_4
T3 K8 A13 VDD_5
A13 VDD_5 N1
N1 VDD_6
VDD_6 M7 N9
M7 N9 NC_5 VDD_7
NC_5 VDD_7 R1
R1 VDD_8
M2 R9
M2 VDD_8 R9
BA0 VDD_9
BA0 VDD_9 N8
N8 BA1
BA1 M3
M3 BA2
BA2 A1
A1 VDDQ_1
VDDQ_1 J7 A8
J7 A8
CK VDDQ_2
CK VDDQ_2 K7 C1
K7 C1 CK VDDQ_3
CK VDDQ_3 K9 C9
K9 C9 CKE VDDQ_4
CKE VDDQ_4 D2
D2 VDDQ_5
VDDQ_5 L2 E9
L2 E9
CS VDDQ_6
CS VDDQ_6 K1 F1
K1 F1 ODT VDDQ_7
ODT VDDQ_7 J3 H2
J3 H2 RAS VDDQ_8
RAS VDDQ_8 K3 H9
K3 H9 CAS VDDQ_9
CAS VDDQ_9 L3
L3
WE
WE J1
J1 NC_1
NC_1 T2 J9
T2 J9 RESET NC_2
RESET NC_2 L1
L1 NC_3
NC_3 L9
L9
F3 NC_4 T7
NC_4
F3 T7 DQSL NC_6
DQSL NC_6 G3
G3 DQSL
DQSL
C7 A9
C7 A9 DQSU VSS_1
B7 B3
DQSU VSS_1
B7 B3 DQSU VSS_2
DQSU VSS_2 E1
E1 VSS_3
VSS_3 E7 G8
E7 G8 DML VSS_4
DML VSS_4 D3 J2
D3 J2 DMU VSS_5
J8
DMU VSS_5 J8
VSS_6
VSS_6 E3 M1
E3 M1 DQL0 VSS_7
DQL0 VSS_7 F7 M9
F7 M9 DQL1 VSS_8
DQL1 VSS_8 F2 P1
F2 P1 DQL2 VSS_9
DQL2 VSS_9 F8 P9
F8 P9
DQL3 VSS_10
DQL3 VSS_10 H3 T1
H3 T1 DQL4 VSS_11
DQL4 VSS_11 H8 T9
H8 T9 DQL5 VSS_12
DQL5 VSS_12 G2
G2 DQL6
DQL6 H7
H7
DQL7
DQL7 B1
B1 VSSQ_1
VSSQ_1 D7 B9
D7 B9 DQU0 VSSQ_2
DQU0 VSSQ_2 C3 D1
C3 D1 DQU1 VSSQ_3
DQU1 VSSQ_3 C8 D8
C8 D8
C2 DQU2 VSSQ_4
DQU2 VSSQ_4 E2
C2 E2 DQU3 VSSQ_5
DQU3 VSSQ_5 A7 E8
A7 E8 DQU4 VSSQ_6
DQU4 VSSQ_6 A2 F9
A2 F9 DQU5 VSSQ_7
DQU5 VSSQ_7 B8 G1
B8 G1 DQU6
A3 VSSQ_8 G9
DQU6 VSSQ_8
A3 G9 DQU7 VSSQ_9
DQU7 VSSQ_9
BCM35230
50
MAIN DDR 4
LGE Internal Use Only