LG HX300G Service Manual page 14

HY5PS1G1631CFP-S6
DQ0
SDDR_D[0]
G8
DQ1
SDDR_D[1] G2
DQ2
SDDR_D[2]
H7
SDDR_D[3] DQ3
H3
DQ4
SDDR_D[4] H1
SDDR_D[5] DQ5
H9
DQ6
SDDR_D[6] F1
SDDR_D[7] DQ7
F9
DQ8
SDDR_D[8] C8
SDDR_D[9] DQ9
C2
DQ10
SDDR_D[10] D7
SDDR_D[11] DQ11
D3
DQ12
SDDR_D[12] D1
DQ13
SDDR_D[13]
D9
SDDR_D[14] DQ14
B1
DQ15
SDDR_D[15]
B9
+1.8V_DDR
VDD5
A1
VDD4
E1
VDD3
J9
VDD2
M9
VDD1
R1
VDDQ10
A9
VDDQ9
C1
VDDQ8
C3
VDDQ7
C7
VDDQ6
C9
VDDQ5
E9
VDDQ4
G1
VDDQ3
G3
VDDQ2
G7
VDDQ1
G9
VSS5
A3
VSS4
E3
VSS3
J3
VSS2
N1
VSS1
P9
VSSQ10
B2
VSSQ9
B8
VSSQ8
A7
VSSQ7
D2
VSSQ6
D8
VSSQ5
E7
VSSQ4
F2
VSSQ3
F8
VSSQ2
H2
VSSQ1
H8
THE SYMBOL MARK OF THIS SCHEMETIC DIAGRAM INCORPORATES
SPECIAL FEATURES IMPORTANT FOR PROTECTION FROM X-RADIATION.
FILRE AND ELECTRICAL SHOCK HAZARDS, WHEN SERVICING IF IS
ESSENTIAL THAT ONLY MANUFATURES SPECFIED PARTS BE USED FOR
THE CRITICAL COMPONENTS IN THE SYMBOL MARK OF THE SCHEMETIC.
S6 DDR2
Copyright © 2010 LG Electronics Inc. All rights reserved.
Only for training and service purposes
DDR2 1.8V By CAP - Place these Caps near Memory
+1.8V_DDR
C403
0.1uF
Close to DDR Power Pin
+1.8V_DDR
IC401
VREF AR401
J2
SDDR_A[5] ADDR2_A[5]
SDDR_A[3] ADDR2_A[3]
A0 SDDR_A[0] SDDR_A[1] ADDR2_A[1]
M8
A1 SDDR_A[10] 56 56 ADDR2_A[10]
M3 SDDR_A[1]
A2 SDDR_A[2]
M7 AR403
A3
N2 SDDR_A[3] SDDR_A[9] ADDR2_A[9]
A4
SDDR_A[4]
N8 SDDR_A[12] ADDR2_A[12]
A5
N3 SDDR_A[5] SDDR_A[7] ADDR2_A[7]
A6 AR402
SDDR_A[6]
N7
SDDR_A[0] ADDR2_A[0]
A7 SDDR_A[7]
P2
SDDR_A[2] ADDR2_A[2]
A8
P8 SDDR_A[8]
SDDR_A[4] ADDR2_A[4]
A9 SDDR_A[9]
P3
SDDR_A[6] 56 ADDR2_A[6]
A10/AP
M2 SDDR_A[10]
SDDR_A[11] R423 56 ADDR2_A[11]
A11 SDDR_A[11]
P7
SDDR_A[8] R424 56 ADDR2_A[8]
A12
R2 SDDR_A[12]
BA0
L2 SDDR_BA[0] 56 R407 ADDR2_BA[0]
BA1 SDDR_BA[1] 56 R408 ADDR2_BA[1]
L3
BA2
L1 SDDR_BA[2] 56 R409 ADDR2_BA[2]
22 R410 ADDR2_MCLK
CK SDDR_MCLK
J8
CK SDDR_MCLK 22 R411 ADDR2_MCLK
K8
CKE
K2 SDDR_CKE 56 R412 ADDR2_CKE
ODT
SDDR_ODT 56 R413 ADDR2_ODT
K9
CS
L8
RAS
K7 SDDR_RAS 56 R414 ADDR2_RAS
CAS 56 R415 ADDR2_CAS
L7 SDDR_CAS
WE
K3 SDDR_WE 56 R416 ADDR2_WE
LDQS
SDDR_DQS0_P 56 R417 ADDR2_DQS0_P
F7
UDQS SDDR_DQS1_P 56 R418 ADDR2_DQS1_P
B7
LDM
F3 SDDR_DQM0_P 56 R419 ADDR2_DQM0_P
UDM
SDDR_DQM1_P 56 R420 ADDR2_DQM1_P
B3
LDQS SDDR_DQS0_N 56 R421 ADDR2_DQS0_N
E8
UDQS
A8 SDDR_DQS1_N 56 R422 ADDR2_DQS1_N
AR404
SDDR_D[11] ADDR2_D[11]
NC5
R3
SDDR_D[12] ADDR2_D[12]
NC6
R7
SDDR_D[9] ADDR2_D[9]
56
SDDR_D[14] ADDR2_D[14]
AR406
NC1
A2
SDDR_D[4] ADDR2_D[4]
NC2
E2
SDDR_D[3] ADDR2_D[3]
NC3
R8 SDDR_D[1] ADDR2_D[1]
SDDR_D[6] 56 ADDR2_D[6]
AR405
SDDR_D[15] ADDR2_D[15]
VSSDL
J7
SDDR_D[8] ADDR2_D[8]
+1.8V_DDR
SDDR_D[10] ADDR2_D[10]
56
SDDR_D[13] ADDR2_D[13]
AR407
VDDL
J1 SDDR_D[7] ADDR2_D[7]
SDDR_D[0] ADDR2_D[0]
SDDR_D[2] ADDR2_D[2]
SDDR_D[5] ADDR2_D[5]
56
+1.8V_DDR
C422
0.1uF
+1.8V_DDR
IC108
LGE3369A (SATURN6 NON RM)
D15
A_MVREF
ADDR2_A[0] C13 T26 BDDR2_A[0]
A_DDR2_A0 B_DDR2_A0
A22 AF26 BDDR2_A[1]
ADDR2_A[1]
A_DDR2_A1 B_DDR2_A1
ADDR2_A[2] B13 T25 BDDR2_A[2]
A_DDR2_A2 B_DDR2_A2
C22 AF23 BDDR2_A[3]
ADDR2_A[3]
A_DDR2_A3 B_DDR2_A3
T24 BDDR2_A[4]
ADDR2_A[4] A13
A_DDR2_A4 B_DDR2_A4
A23 AE23 BDDR2_A[5]
ADDR2_A[5]
A_DDR2_A5 B_DDR2_A5
C12 R26 BDDR2_A[6]
ADDR2_A[6]
A_DDR2_A6 B_DDR2_A6
ADDR2_A[7] B23 AD22 BDDR2_A[7]
A_DDR2_A7 B_DDR2_A7
B12 R25 BDDR2_A[8]
ADDR2_A[8]
A_DDR2_A8 B_DDR2_A8
ADDR2_A[9] C23 AC22 BDDR2_A[9]
A_DDR2_A9 B_DDR2_A9
B22 AD23 BDDR2_A[10]
ADDR2_A[10]
A_DDR2_A10 B_DDR2_A10
ADDR2_A[11] A12 R24 BDDR2_A[11]
A_DDR2_A11 B_DDR2_A11
A24 AE22 BDDR2_A[12]
ADDR2_A[12]
A_DDR2_A12 B_DDR2_A12
C24 AC23
A_DDR2_BA0 B_DDR2_BA0
B24 AC24
A_DDR2_BA1 B_DDR2_BA1
D24 AB22
A_DDR2_BA2 B_DDR2_BA2
B14 V25
A_DDR2_MCLK B_DDR2_MCLK
A14 V24
/A_DDR2_MCLK /B_DDR2_MCLK
D23 AB23
A_DDR2_CKE B_DDR2_CKE
D14 U26
A_DDR2_ODT B_DDR2_ODT
D13 U25
/A_DDR2_RAS /B_DDR2_RAS
D12 U24
/A_DDR2_CAS /B_DDR2_CAS
D22 AB24
/A_DDR2_WE /B_DDR2_WE
B18 AB26
A_DDR2_DQS0 B_DDR2_DQS0
C17 AA26
A_DDR2_DQS1 B_DDR2_DQS1
C18 AC25
A_DDR2_DQM0 B_DDR2_DQM0
A19 AC26
A_DDR2_DQM1 B_DDR2_DQM1
A18 AB25
A_DDR2_DQSB0 B_DDR2_DQSB0
B17 AA25
A_DDR2_DQSB1 B_DDR2_DQSB1
B15 W25
ADDR2_D[0] BDDR2_D[0]
A_DDR2_DQ0 B_DDR2_DQ0
AE26
ADDR2_D[1] A21 BDDR2_D[1]
A_DDR2_DQ1 B_DDR2_DQ1
ADDR2_D[2] A15 W24 BDDR2_D[2]
A_DDR2_DQ2 B_DDR2_DQ2
B21 AF24
ADDR2_D[3] BDDR2_D[3]
A_DDR2_DQ3 B_DDR2_DQ3
ADDR2_D[4] C21 AF25 BDDR2_D[4]
A_DDR2_DQ4 B_DDR2_DQ4
C14 V26
ADDR2_D[5] BDDR2_D[5]
A_DDR2_DQ5 B_DDR2_DQ5
ADDR2_D[6] C20 AE25 BDDR2_D[6]
A_DDR2_DQ6 B_DDR2_DQ6
C15 W26
ADDR2_D[7] BDDR2_D[7]
A_DDR2_DQ7 B_DDR2_DQ7
ADDR2_D[8] C16 Y26 BDDR2_D[8]
A_DDR2_DQ8 B_DDR2_DQ8
C19 AD25
ADDR2_D[9] BDDR2_D[9]
A_DDR2_DQ9 B_DDR2_DQ9
ADDR2_D[10] B16 Y25 BDDR2_D[10]
A_DDR2_DQ10 B_DDR2_DQ10
B20 AE24
ADDR2_D[11] BDDR2_D[11]
A_DDR2_DQ11 B_DDR2_DQ11
ADDR2_D[12] A20 AD26 BDDR2_D[12]
A_DDR2_DQ12 B_DDR2_DQ12
A16 Y24
ADDR2_D[13] BDDR2_D[13]
A_DDR2_DQ13 B_DDR2_DQ13
B19 AD24
ADDR2_D[14] BDDR2_D[14]
A_DDR2_DQ14 B_DDR2_DQ14
ADDR2_D[15] A17 AA24 BDDR2_D[15]
B_DDR2_DQ15
A_DDR2_DQ15
Close to DDR Power Pin
+1.8V_DDR
IC403
H5PS5162FFR-S6C
VREF
J2
AR413
BDDR2_A[9] TDDR_A[9]
BDDR2_A[3] TDDR_A[3] TDDR_A[0] A0
M8
A1
BDDR2_A[1] TDDR_A[1] TDDR_A[1] M3
BDDR2_A[10] 56 TDDR_A[10] TDDR_A[2] A2
M7
AR412
A3
TDDR_A[3] N2
A4
TDDR_A[4]
BDDR2_A[5] TDDR_A[5] N8
A5
TDDR_A[5] N3
BDDR2_A[12] TDDR_A[12]
A6
56 TDDR_A[6]
BDDR2_A[7] TDDR_A[7] N7
AR414 TDDR_A[7] A7
P2
TDDR_A[0]
BDDR2_A[0]
A8
TDDR_A[8] P8
BDDR2_A[2] TDDR_A[2]
TDDR_A[9] A9
P3
TDDR_A[4]
BDDR2_A[4]
A10/AP
TDDR_A[10] M2
56 TDDR_A[6]
BDDR2_A[6]
TDDR_A[11] A11
P7
BDDR2_A[11] R427 56 TDDR_A[11]
A12
TDDR_A[12] R2
TDDR_A[8]
BDDR2_A[8] R428 56
BDDR2_BA[0] TDDR_BA[0] BA0
R429 56 L2
BDDR2_BA[1] R430 56 TDDR_BA[1] BA1
L3
NC4
L1
BDDR2_MCLK R432 22
TDDR_MCLK
CK
J8
BDDR2_MCLK R433 22 CK
TDDR_MCLK K8
BDDR2_CKE CKE
R434 56 TDDR_CKE K2
BDDR2_ODT ODT
R435 56
TDDR_ODT K9
CS
L8
BDDR2_RAS RAS
R436 56 TDDR_RAS K7
BDDR2_CAS R437 56 TDDR_CAS CAS
L7
BDDR2_CW WE
R438 56 TDDR_CW K3
BDDR2_DQS0_P LDQS
R439 56 TDDR_DQS0_P
F7
BDDR2_DQS1_P R440 56 TDDR_DQS1_P UDQS
B7
BDDR2_DQM0_P LDM
R441 56 TDDR_DQM0_P F3
BDDR2_DQM1_P UDM
R442 56 TDDR_DQM1_P
B3
BDDR2_DQS0_N R443 56 TDDR_DQS0_N LDQS
E8
UDQS
BDDR2_DQS1_N R444 56 TDDR_DQS1_N A8
AR410
BDDR2_D[11] TDDR_D[11]
NC5
R3
BDDR2_D[12] TDDR_D[12]
NC6
R7
BDDR2_D[9] TDDR_D[9]
BDDR2_D[14] TDDR_D[14]
AR408 56
NC1
A2
BDDR2_D[4] TDDR_D[4]
NC2
E2
BDDR2_D[3] TDDR_D[3]
NC3
BDDR2_D[1] TDDR_D[1] R8
BDDR2_D[6] 56 TDDR_D[6]
AR411
BDDR2_D[15] TDDR_D[15]
VSSDL
J7
+1.8V_DDR
BDDR2_D[8] TDDR_D[8]
BDDR2_D[10] TDDR_D[10]
BDDR2_D[13] TDDR_D[13]
AR409 56
VDDL
BDDR2_D[7] TDDR_D[7] J1
BDDR2_D[0] TDDR_D[0]
BDDR2_D[2] TDDR_D[2]
BDDR2_D[5] 56 TDDR_D[5]
DQ0
TDDR_D[0]
G8
DQ1
G2 TDDR_D[1]
DQ2
TDDR_D[2]
H7
DQ3 TDDR_D[3]
H3
DQ4
H1 TDDR_D[4]
DQ5 TDDR_D[5]
H9
DQ6
F1 TDDR_D[6]
DQ7 TDDR_D[7]
F9
DQ8
C8 TDDR_D[8]
DQ9 TDDR_D[9]
C2
DQ10
D7 TDDR_D[10]
DQ11 TDDR_D[11]
D3
DQ12
D1 TDDR_D[12]
DQ13
TDDR_D[13]
D9
DQ14 TDDR_D[14]
B1
DQ15
TDDR_D[15]
B9
+1.8V_DDR
VDD5
A1
VDD4
E1
VDD3
J9
VDD2
M9
VDD1
R1
VDDQ10
A9
VDDQ9
C1
VDDQ8
C3
VDDQ7
C7
VDDQ6
C9
VDDQ5
E9
VDDQ4
G1
VDDQ3
G3
VDDQ2
G7
VDDQ1
G9
VSS5
A3
VSS4
E3
VSS3
J3
VSS2
N1
VSS1
P9
VSSQ10
B2
VSSQ9
B8
VSSQ8
A7
VSSQ7
D2
VSSQ6
D8
VSSQ5
E7
VSSQ4
F2
VSSQ3
F8
VSSQ2
H2
VSSQ1
H8
HX300-JE 09.12.28
S6 DDR2 03 06
LGE Internal Use Only