LG 32LD350 Service Manual page 26

H5PS5162FFR-S6C
IC1-*1
A3R12E4JFF-G8E
DQ0
VREF DQ0 SDDR_D[0] G8
J2 G8
G2 DQ1 DQ1
SDDR_D[1]
H7 DQ2 G2
A0
M8 DQ3
A1 H3 SDDR_D[2] DQ2
M3 DQ4 H7
A2 H1
M7
H9 DQ5 DQ3
A3 N2 SDDR_D[3] H3
F1 DQ6
A4
N8 DQ7
A5 F9 SDDR_D[4] DQ4
N3 DQ8 H1
A6 C8
N7
C2 DQ9 DQ5
A7 P2 SDDR_D[5] H9
D7 DQ10
A8 P8
DQ11
A9 D3 SDDR_D[6] DQ6
P3 DQ12 F1
A10 D1
M2 DQ13
D9 DQ7
A11 P7 SDDR_D[7] F9
B1 DQ14
A12 R2
B9 DQ15
SDDR_D[8] DQ8
C8
BA0
L2 DQ9
SDDR_D[9] C2
BA1 L3
A1 VDD_5
VDD_4 SDDR_D[10] DQ10
E1 D7
CK VDD_3
J8 J9
CK VDD_2 DQ11
K8 M9 SDDR_D[11] D3
CKE K2 R1 VDD_1
ZENTEL SDDR_D[12] DQ12
D1
ODT
K9 DQ13
CS VDDQ_10 SDDR_D[13] D9
L8 A9
RAS K7 C1 VDDQ_9 DQ14
SDDR_D[14]
CAS L7 C3 VDDQ_8 B1
WE VDDQ_7
K3 C7 SDDR_D[15] DQ15
VDDQ_6 B9
C9
E9 VDDQ_5
LDQS F7
G1 VDDQ_4
UDQS +1.8V_S_DDR
B7 VDDQ_3
G3
VDDQ_2
G7
LDM F3 G9 VDDQ_1
UDM B3
VDD5
A1
LDQS VSS_5 VDD4
E8 A3 E1
UDQS A8 E3 VSS_4
VDD3
J3 VSS_3
J9
VSS_2
NC_4 N1
L1 VSS_1 VDD2
NC_5 P9 M9
R3
NC_6 R7 VDD1
R1
VSSQ_10
NC_1 B2
A2 VSSQ_9
NC_2 B8
E2
A7 VSSQ_8
NC_3 R8
D2 VSSQ_7
VSSQ_6
D8
VSSQ_5
VSSDL J7 E7 VDDQ10
VSSQ_4 A9
F2
F8 VSSQ_3 VDDQ9
H2 VSSQ_2 C1
VDDL VSSQ_1
J1 H8 VDDQ8
C3
VDDQ7
C7
VDDQ6
C9
VDDQ5
E9
VDDQ4
G1
VDDQ3
G3
VDDQ2
G7
VDDQ1
G9
VSS5
A3
VSS4
E3
VSS3
J3
VSS2
N1
VSS1
P9
VSSQ10
B2
VSSQ9
B8
VSSQ8
A7
VSSQ7
D2
VSSQ6
D8
VSSQ5
E7
VSSQ4
F2
VSSQ3
F8
VSSQ2
H2
VSSQ1
H8
THE SYMBOL MARK OF THIS SCHEMETIC DIAGRAM INCORPORATES
SPECIAL FEATURES IMPORTANT FOR PROTECTION FROM X-RADIATION.
FILRE AND ELECTRICAL SHOCK HAZARDS, WHEN SERVICING IF IS
ESSENTIAL THAT ONLY MANUFATURES SPECFIED PARTS BE USED FOR
THE CRITICAL COMPONENTS IN THE SYMBOL MARK OF THE SCHEMETIC.
DDR
DDR2 1.8V By CAP - Place these Caps near Memory
+1.8V_DDR
L1
BLM18PG121SN1D
C1
0.1uF
+1.8V_S_DDR
IC1
VREF AR1
J2
SDDR_A[5] ADDR2_A[5]
SDDR_A[3] ADDR2_A[3]
A0 SDDR_A[1] ADDR2_A[1]
M8 SDDR_A[0]
56
A1 SDDR_A[1] SDDR_A[10] 56 ADDR2_A[10]
M3
A2
M7 SDDR_A[2]
AR3
A3 SDDR_A[3]
N2 SDDR_A[9] ADDR2_A[9]
A4
N8 SDDR_A[4] SDDR_A[12] ADDR2_A[12]
A5
SDDR_A[5]
N3 SDDR_A[7] ADDR2_A[7]
A6 SDDR_A[6] AR2
N7
SDDR_A[0] ADDR2_A[0]
A7
P2 SDDR_A[7]
SDDR_A[2] ADDR2_A[2]
A8 SDDR_A[8]
P8
SDDR_A[4] ADDR2_A[4]
A9
P3 SDDR_A[9]
SDDR_A[6] 56 ADDR2_A[6]
A10/AP SDDR_A[10]
M2 R21 56
SDDR_A[11] ADDR2_A[11]
A11
P7 SDDR_A[11]
SDDR_A[8] ADDR2_A[8]
R22 56
A12 SDDR_A[12]
R2
BA0
L2 SDDR_BA[0] R6 56
BA1
L3 SDDR_BA[1] R7 56 ADDR2_BA[1]
R49 OPT 0 ADDR2_BA[2]
SDDR_CK R8 33 ADDR2_MCLK
CK
J8
CK
K8
CKE
K2 /SDDR_CK R9 33 /ADDR2_MCLK
ADDR2_CKE
SDDR_CKE R10 56
ODT
K9
CS
L8 SDDR_ODT R11 56 ADDR2_ODT
HYNIX
RAS
K7
CAS /ADDR2_RAS
L7 /SDDR_RAS R12 56
WE
/ADDR2_CAS
K3 /SDDR_CAS R13 56
/ADDR2_WE
/SDDR_WE R14 56
LDQS
F7
UDQS
B7 SDDR_DQS0_P R15 56 ADDR2_DQS0_P
ADDR2_DQS1_P
SDDR_DQS1_P R16 56
LDM
F3
UDM ADDR2_DQM0_P
B3 SDDR_DQM0_P R17 56
SDDR_DQM1_P R18 56 ADDR2_DQM1_P
LDQS
E8
UDQS
A8 SDDR_DQS0_N R19 56 ADDR2_DQS0_N
ADDR2_DQS1_N
SDDR_DQS1_N R20 56
NC4 AR4
L1
SDDR_D[11] ADDR2_D[11]
NC5
R3
SDDR_D[12] ADDR2_D[12]
NC6 OPT
R7
SDDR_D[9] ADDR2_D[9]
R48
0
56
SDDR_D[14] ADDR2_D[14]
NC1 AR6
A2 SDDR_D[4] ADDR2_D[4]
NC2
E2
SDDR_D[3] ADDR2_D[3]
NC3
R8 SDDR_D[1] ADDR2_D[1]
SDDR_D[6] 56 ADDR2_D[6]
AR5
SDDR_D[15] ADDR2_D[15]
VSSDL
J7
SDDR_D[8] ADDR2_D[8]
+1.8V_S_DDR
SDDR_D[10] ADDR2_D[10]
56
SDDR_D[13] ADDR2_D[13]
AR7
VDDL
J1 SDDR_D[7] ADDR2_D[7]
SDDR_D[0] ADDR2_D[0]
SDDR_D[2] ADDR2_D[2]
SDDR_D[5] ADDR2_D[5]
56
HONG YEON HYUK
+1.8V_S_DDR
C22
0.1uF
+1.8V_S_DDR
IC100
MSD3159GV
D15
A_MVREF
C13 T26 BDDR2_A[0]
ADDR2_A[0]
A_DDR2_A0 B_DDR2_A0
ADDR2_A[1] A22 AF26 BDDR2_A[1]
A_DDR2_A1 B_DDR2_A1
B13 T25 BDDR2_A[2]
ADDR2_A[2]
A_DDR2_A2 B_DDR2_A2
ADDR2_A[3] C22 AF23 BDDR2_A[3]
A_DDR2_A3 B_DDR2_A3
A13 T24 BDDR2_A[4]
ADDR2_A[4]
A_DDR2_A4 B_DDR2_A4
A23 AE23 BDDR2_A[5]
ADDR2_A[5]
A_DDR2_A5 B_DDR2_A5
ADDR2_A[6] C12 R26 BDDR2_A[6]
A_DDR2_A6 B_DDR2_A6
B23 AD22 BDDR2_A[7]
ADDR2_A[7]
A_DDR2_A7 B_DDR2_A7
ADDR2_A[8] B12 R25 BDDR2_A[8]
A_DDR2_A8 B_DDR2_A8
C23 AC22 BDDR2_A[9]
ADDR2_A[9]
A_DDR2_A9 B_DDR2_A9
ADDR2_A[10] B22 AD23 BDDR2_A[10]
A_DDR2_A10 B_DDR2_A10
A12 R24 BDDR2_A[11]
ADDR2_A[11]
A_DDR2_A11 B_DDR2_A11
ADDR2_A[12] A24 AE22 BDDR2_A[12]
A_DDR2_A12 B_DDR2_A12
ADDR2_BA[0] C24 AC23
A_DDR2_BA0 B_DDR2_BA0
B24 AC24
A_DDR2_BA1 B_DDR2_BA1
D24 AB22
A_DDR2_BA2 B_DDR2_BA2
B14 V25
A_DDR2_MCLK B_DDR2_MCLK
A14 V24
/A_DDR2_MCLK /B_DDR2_MCLK
D23 AB23
A_DDR2_CKE B_DDR2_CKE
D14 U26
A_DDR2_ODT B_DDR2_ODT
D13 U25
/A_DDR2_RAS /B_DDR2_RAS
D12 U24
/A_DDR2_CAS /B_DDR2_CAS
D22 AB24
/A_DDR2_WE /B_DDR2_WE
B18 AB26
A_DDR2_DQS0 B_DDR2_DQS0
C17 AA26
A_DDR2_DQS1 B_DDR2_DQS1
C18 AC25
A_DDR2_DQM0 B_DDR2_DQM0
A19 AC26
A_DDR2_DQM1 B_DDR2_DQM1
A18 AB25
A_DDR2_DQSB0 B_DDR2_DQSB0
B17 AA25
A_DDR2_DQSB1 B_DDR2_DQSB1
ADDR2_D[0] B15 W25 BDDR2_D[0]
A_DDR2_DQ0 B_DDR2_DQ0
A21 AE26
ADDR2_D[1] BDDR2_D[1]
A_DDR2_DQ1 B_DDR2_DQ1
ADDR2_D[2] A15 W24 BDDR2_D[2]
A_DDR2_DQ2 B_DDR2_DQ2
B21 AF24
ADDR2_D[3] BDDR2_D[3]
A_DDR2_DQ3 B_DDR2_DQ3
C21 AF25
ADDR2_D[4] BDDR2_D[4]
A_DDR2_DQ4 B_DDR2_DQ4
C14 V26
ADDR2_D[5] BDDR2_D[5]
A_DDR2_DQ5 B_DDR2_DQ5
C20 AE25
ADDR2_D[6] BDDR2_D[6]
A_DDR2_DQ6 B_DDR2_DQ6
ADDR2_D[7] C15 W26 BDDR2_D[7]
A_DDR2_DQ7 B_DDR2_DQ7
C16 Y26
ADDR2_D[8] BDDR2_D[8]
A_DDR2_DQ8 B_DDR2_DQ8
ADDR2_D[9] C19 AD25 BDDR2_D[9]
A_DDR2_DQ9 B_DDR2_DQ9
B16 Y25
ADDR2_D[10] BDDR2_D[10]
A_DDR2_DQ10 B_DDR2_DQ10
ADDR2_D[11] B20 AE24 BDDR2_D[11]
A_DDR2_DQ11 B_DDR2_DQ11
A20 AD26
ADDR2_D[12] BDDR2_D[12]
A_DDR2_DQ12 B_DDR2_DQ12
ADDR2_D[13] A16 Y24 BDDR2_D[13]
A_DDR2_DQ13 B_DDR2_DQ13
B19 AD24
ADDR2_D[14] BDDR2_D[14]
A_DDR2_DQ14 B_DDR2_DQ14
ADDR2_D[15] A17 AA24 BDDR2_D[15]
A_DDR2_DQ15 B_DDR2_DQ15
+1.8V_S_DDR
C40 C42
IC2
0.1uF 1000pF
H5PS5162FFR-S6C
VREF
J2
AR13
BDDR2_A[9] TDDR_A[9]
A0
BDDR2_A[3] TDDR_A[3] TDDR_A[0] M8
BDDR2_A[1] TDDR_A[1] TDDR_A[1] A1
M3
56 A2
BDDR2_A[10] TDDR_A[10] TDDR_A[2] M7
AR12
TDDR_A[3] A3
N2
A4
TDDR_A[4] N8
BDDR2_A[5] TDDR_A[5]
A5
TDDR_A[5]
BDDR2_A[12] TDDR_A[12] N3
56 TDDR_A[6] A6
N7
BDDR2_A[7] TDDR_A[7]
A7
AR14 TDDR_A[7] P2
BDDR2_A[0] TDDR_A[0]
TDDR_A[8] A8
P8
TDDR_A[2]
BDDR2_A[2]
A9
TDDR_A[9] P3
BDDR2_A[4] TDDR_A[4]
TDDR_A[10] A10/AP
56 M2
TDDR_A[6]
BDDR2_A[6]
A11
TDDR_A[11] P7
TDDR_A[11]
BDDR2_A[11] R27 56
TDDR_A[12] A12
R2
BDDR2_A[8] R28 56 TDDR_A[8]
BDDR2_BA[0] R29 56 TDDR_BA[0] BA0
L2
BDDR2_BA[1] TDDR_BA[1] BA1
R30 56 L3
BDDR2_BA[2] R50 OPT 0 TDDR_BA[2]
BDDR2_MCLK
R31 33 TDDR_MCLK
CK
J8
CK
K8
/BDDR2_MCLK CKE
R32 33 /TDDR_MCLK K2
BDDR2_CKE R33 56
TDDR_CKE
ODT
K9
BDDR2_ODT CS
R34 56 L8
HYNIX
RAS
K7
/TDDR_RAS
/BDDR2_RAS R35 56 CAS
L7
/BDDR2_CAS WE
R36 56
/TDDR_CAS K3
/BDDR2_WE R37 56
/TDDR_WE
LDQS
F7
BDDR2_DQS0_P UDQS
R38 56 TDDR_DQS0_P B7
BDDR2_DQS1_P
R39 56
TDDR_DQS1_P
LDM
F3
BDDR2_DQM0_P R40 56 UDM
TDDR_DQM0_P B3
BDDR2_DQM1_P
R41 56 TDDR_DQM1_P
LDQS
E8
UDQS
BDDR2_DQS0_N R42 56 TDDR_DQS0_N A8
BDDR2_DQS1_N R43 56
TDDR_DQS1_N
AR10 NC4
L1
BDDR2_D[11] TDDR_D[11]
NC5
R3
BDDR2_D[12] TDDR_D[12]
NC6
R7
BDDR2_D[9] TDDR_D[9]
OPT
BDDR2_D[14] TDDR_D[14]
AR8 R51
56 NC1
BDDR2_D[4] TDDR_D[4] 0 A2
NC2
E2
BDDR2_D[3] TDDR_D[3]
NC3
BDDR2_D[1] TDDR_D[1] R8
BDDR2_D[6] 56 TDDR_D[6]
AR11
+1.8V_S_DDR
BDDR2_D[15] TDDR_D[15]
VSSDL
J7
BDDR2_D[8] TDDR_D[8]
BDDR2_D[10] TDDR_D[10]
BDDR2_D[13] TDDR_D[13]
AR9
56 VDDL
BDDR2_D[7] TDDR_D[7] J1
BDDR2_D[0] TDDR_D[0]
BDDR2_D[2] TDDR_D[2]
BDDR2_D[5] 56 TDDR_D[5]
IC2-*1
A3R12E4JFF-G8E
DQ0
G8 TDDR_D[0] VREF DQ0
J2 G8
DQ1 G2 DQ1
TDDR_D[1]
G2 H7 DQ2
A0
M8 DQ3
DQ2 TDDR_D[2] A1 H3
H7 M3 DQ4
A2 H1
M7
DQ3 H9 DQ5
H3 TDDR_D[3] A3 N2
F1 DQ6
A4
N8 DQ7
DQ4 TDDR_D[4] A5 F9
H1 N3 DQ8
A6 C8
N7
DQ5 C2 DQ9
H9 TDDR_D[5] A7 P2
D7 DQ10
A8 P8
DQ11
DQ6 TDDR_D[6] A9 D3
F1 P3 DQ12
A10 D1
M2 DQ13
DQ7 D9
F9 TDDR_D[7] A11 P7
B1 DQ14
A12 R2
B9 DQ15
DQ8 TDDR_D[8]
C8
BA0
DQ9 L2
C2 TDDR_D[9]
BA1 L3
A1 VDD_5
DQ10 TDDR_D[10] VDD_4
D7 E1
CK VDD_3
J8 J9
DQ11 CK VDD_2
D3 TDDR_D[11] K8 M9
CKE K2 R1 VDD_1
DQ12 TDDR_D[12]
D1
ODT
DQ13 K9
D9 TDDR_D[13] CS VDDQ_10
L8 A9
DQ14 RAS K7 C1 VDDQ_9
TDDR_D[14]
B1 CAS L7 ZENTEL C3 VDDQ_8
WE VDDQ_7
DQ15 TDDR_D[15] K3 C7
B9 VDDQ_6
C9
+1.8V_S_DDR E9 VDDQ_5
LDQS F7
G1 VDDQ_4
UDQS
B7 VDDQ_3
G3
VDDQ_2
G7
LDM F3 G9 VDDQ_1
UDM B3
VDD5
A1
VDD4 LDQS VSS_5
E1 E8 A3
UDQS A8 E3 VSS_4
VDD3
J3 VSS_3
J9
VSS_2
NC_4 N1
VDD2 L1 VSS_1
M9 NC_5 P9
R3
VDD1 NC_6 R7
R1
VSSQ_10
NC_1 B2
A2 VSSQ_9
NC_2 B8
E2
A7 VSSQ_8
NC_3 R8
D2 VSSQ_7
VSSQ_6
D8
VSSQ_5
VDDQ10 VSSDL J7 E7
A9 VSSQ_4
F2
VDDQ9 F8 VSSQ_3
C1 H2 VSSQ_2
VDDL VSSQ_1
VDDQ8 J1 H8
C3
VDDQ7
C7
VDDQ6
C9
VDDQ5
E9
VDDQ4
G1
VDDQ3
G3
VDDQ2
G7
VDDQ1
G9
VSS5
A3
VSS4
E3
VSS3
J3
VSS2
N1
VSS1
P9
VSSQ10
B2
VSSQ9
B8
VSSQ8
A7
VSSQ7
D2
VSSQ6
D8
VSSQ5
E7
VSSQ4
F2
VSSQ3
F8
VSSQ2
H2
VSSQ1
H8
09.09.03
LD350
21
DDR2