LG PF1500 Service Manual page 20

+1.5V_DDR
C701
C718 C720 C722 C726 C728 C703
0.1uF 0.1uF 0.1uF 0.1uF 0.1uF 1uF 10uF
10V
+1.5V_DDR
C750 C706 C708
C717 C719 C723 C725 C727
1uF 10uF
0.1uF 0.1uF 0.1uF 0.1uF 0.1uF 0.1uF
10V
DDR_512MB_SS
IC701
K4B4G1646B-HCK0
+1.5V_DDR
A_RVREF4
ARA[0-14]
ARA[0]
M8 N3
A_RVREF1 VREFCA A0 ARA[1]
C713 P7
R706
0.1uF A1 ARA[2]
1K A_RVREF1 P3
1%
A2
H1 N2 ARA[3]
VREFDQ A3
P8 ARA[4]
A4
R707 1% ARA[5]
P2
1K C714 A5
1% R710 240 ARA[6]
0.1uF L8 R8
ZQ A6 ARA[7]
R2
+1.5V_DDR
A7 ARA[8]
T8
A8 ARA[9]
B2 R3
+1.5V_DDR VDD_1 A9
D9 L7 ARA[10]
VDD_2 A10/AP
ARA[11]
G7 R7
VDD_3 A11
ARA[12]
A_RVREF4 K2 N7
C715
VDD_4 A12/BC ARA[13]
R708 K8 T3
1K 0.1uF
VDD_5 A13 ARA[14]
1% N1 T7
VDD_6 A14
N9 M7
VDD_7 A15
R1
R709 VDD_8
1K C716 M2
R9
1% VDD_9 BA0 ARBA0
0.1uF
N8
BA1 ARBA1
M3
ARBA2
BA2
A1
VDDQ_1
A8 J7
VDDQ_2 CK R712
C1 K7 100
VDDQ_3 CK 5%
C9 K9
VDDQ_4 CKE ARCKE
D2
VDDQ_5
E9 L2
/ARCS
VDDQ_6 CS
F1 K1
ARODT
VDDQ_7 ODT
H2 J3
VDDQ_8 RAS /ARRAS
H9 K3
VDDQ_9 CAS /ARCAS
L3
WE /ARWE
J1
NC_1
J9 T2
NC_2 RESET ARREST
L1
NC_3
L9
NC_4
F3
DQSL ARDQS0
G3
DQSL /ARDQS0
A9 C7
VSS_1 DQSU ARDQS1
B3 B7
/ARDQS1
VSS_2 DQSU
E1
VSS_3
G8 E7
VSS_4 DML ARDQM0
J2 D3
VSS_5 DMU ARDQM1
J8
VSS_6
ARDQ[0]
M1 E3
VSS_7 DQL0
ARDQ[1]
M9 F7
VSS_8 DQL1
ARDQ[2]
P1 F2
VSS_9 DQL2 ARDQ[3]
P9 F8
VSS_10 DQL3 ARDQ[4]
T1 H3
VSS_11 DQL4 ARDQ[5]
T9 H8
VSS_12 DQL5
G2 ARDQ[6]
DQL6
ARDQ[7]
H7
DQL7
B1
VSSQ_1 ARDQ[8]
B9 D7
VSSQ_2 DQU0 ARDQ[9]
D1 C3
VSSQ_3 DQU1 ARDQ[10]
D8 C8
VSSQ_4 DQU2
E2 C2 ARDQ[11]
VSSQ_5 DQU3
ARDQ[12]
E8 A7
VSSQ_6 DQU4
ARDQ[13]
F9 A2
DQU5
VSSQ_7 ARDQ[14]
G1 B8
VSSQ_8 DQU6 ARDQ[15]
G9 A3
VSSQ_9 DQU7
IC702
MT41K128M16JT-125:K
+1.5V_DDR B_RVREF6
DDR_256MB_MICRON BRA[0-14]
BRA[0]
M8 N3
VREFCA A0 BRA[1]
B_RVREF5 P7
C709
B_RVREF5 A1 BRA[2]
R702 P3
1K 0.1uF
A2 BRA[3]
1% H1 N2
VREFDQ A3
P8 BRA[4]
A4
BRA[5]
1% P2
R703 A5
1K C710 R711 240 BRA[6]
L8 R8
1%
0.1uF ZQ A6 BRA[7]
R2
+1.5V_DDR
A7 BRA[8]
T8
A8 BRA[9]
B2 R3
VDD_1 A9
D9 L7 BRA[10]
+1.5V_DDR
VDD_2 A10/AP
BRA[11]
G7 R7
VDD_3 A11
BRA[12]
K2 N7
VDD_4 A12/BC
B_RVREF6 BRA[13]
C711 K8 T3
R704
0.1uF VDD_5 A13
1K N1
1%
VDD_6
N9 M7
VDD_7 NC_5 BRA[15]
R1
VDD_8
R705 R9 M2
1K C712 VDD_9 BA0 BRBA0
1%
0.1uF N8
BA1 BRBA1
M3
BRBA2
BA2
A1
VDDQ_1
A8 J7
R713
VDDQ_2 CK
C1 K7 100
5%
VDDQ_3 CK
C9 K9
VDDQ_4 CKE BRCKE
D2
VDDQ_5
E9 L2
VDDQ_6 CS /BRCS
F1 K1
BRODT
VDDQ_7 ODT
H2 J3
VDDQ_8 RAS /BRRAS
H9 K3
VDDQ_9 CAS /BRCAS
L3
WE /BRWE
J1
NC_1
J9 T2
NC_2 RESET BRREST
L1
NC_3
L9
NC_4
T7 F3
BRA[14] NC_6 DQSL BRDQS0
G3
DQSL /BRDQS0
A9 C7
VSS_1 DQSU BRDQS1
B3 B7
VSS_2 DQSU /BRDQS1
E1
VSS_3
G8 E7
VSS_4 DML BRDQM0
J2 D3
VSS_5 DMU BRDQM1
J8
VSS_6
M1 E3
BRDQ[0]
VSS_7 DQ0
M9 F7 BRDQ[1]
VSS_8 DQ1
P1 F2 BRDQ[2]
VSS_9 DQ2
P9 F8 BRDQ[3]
VSS_10 DQ3
T1 H3 BRDQ[4]
VSS_11 DQ4
T9 H8 BRDQ[5]
VSS_12 DQ5
G2
BRDQ[6]
DQ6
H7 BRDQ[7]
DQ7
B1 BRDQ[8-15]
VSSQ_1
B9 D7 BRDQ[8]
VSSQ_2 DQ8
D1 C3 BRDQ[9]
VSSQ_3 DQ9
D8 C8 BRDQ[10]
VSSQ_4 DQ10
E2 C2 BRDQ[11]
VSSQ_5 DQ11
E8 A7 BRDQ[12]
VSSQ_6 DQ12
F9 A2 BRDQ[13]
VSSQ_7 DQ13
G1 B8 BRDQ[14]
VSSQ_8 DQ14
G9 A3 BRDQ[15]
VSSQ_9 DQ15
THE SYMBOL MARK OF THIS SCHEMETIC DIAGRAM INCORPORATES
SPECIAL FEATURES IMPORTANT FOR PROTECTION FROM X-RADIATION.
FIRE AND ELECTRICAL SHOCK HAZARDS, WHEN SERVICING IF IS
ESSENTIAL THAT ONLY MANUFACTURES SPECIFIED PARTS BE USED FOR
THE CRITICAL COMPONENTS IN THE SYMBOL MARK OF THE SCHEMETIC.
SOC SIZE 1st P/N 2nd P/N
H13 4GB X 4 HYNIX EAN62571101 SS EAN62429101
M13 4GB X 2 HYNIX EAN62571101 MICRON EAN62668001
2GB X 1 HYNIX EAN61829204 MICRON EAN62668101
DDR_512MB_SS
IC703
K4B4G1646B-HCK0
A_RVREF2
ARA[0-14]
ARA[0] N3 M8
A0 VREFCA
ARA[1] P7
A1 A_RVREF3
ARA[2] P3
A2
ARA[3] N2 H1
A3 VREFDQ
ARA[4] P8
A4
ARA[5] 1%
P2 240
A5
ARA[6] R716
R8 L8
A6 ZQ
ARA[7] R2
+1.5V_DDR
A7
ARA[8] T8
A8
ARA[9] R3 B2
A9 VDD_1
ARA[10] L7 D9
A10/AP VDD_2
ARA[11]
R7 G7
A11 VDD_3
ARA[12]
N7 K2
ARA[13] A12/BC VDD_4
T3 K8
ARA[14] A13 VDD_5
T7 N1
A14 VDD_6
M7 N9
A15 VDD_7
R1
VDD_8
M2
R9
ARBA0 BA0 VDD_9
N8
ARBA1 BA1
ARCLK1
M3
ARBA2
ARCLK0 BA2
A1
VDDQ_1
J7 A8
R714 CK VDDQ_2
100 K7 C1
5% CK VDDQ_3
K9 C9
ARCKE CKE VDDQ_4
D2
VDDQ_5
/ARCLK0
/ARCLK1 L2 E9
/ARCSX
CS VDDQ_6
K1 F1
ARODT
ODT VDDQ_7
J3 H2
/ARRAS RAS VDDQ_8
K3 H9
/ARCAS CAS VDDQ_9
L3
/ARWE WE
J1
NC_1
T2 J9
ARREST RESET NC_2
L1
NC_3
L9
NC_4
F3
ARDQS2 DQSL
G3
/ARDQS2 DQSL
C7 A9
ARDQS3 DQSU VSS_1
B7 B3
/ARDQS3
DQSU VSS_2
E1
VSS_3
E7 G8
ARDQM2 DML VSS_4
ARDQ[16-23] D3 J2
ARDQM3 DMU VSS_5
J8
ARDQ[0-7]
VSS_6
ARDQ[16]
E3 M1
DQL0 VSS_7
ARDQ[17]
F7 M9
DQL1 VSS_8
ARDQ[18]
F2 P1
ARDQ[19] DQL2 VSS_9
F8 P9
ARDQ[20] DQL3 VSS_10
H3 T1
ARDQ[21] DQL4 VSS_11
H8 T9
DQL5 VSS_12
ARDQ[22] G2
DQL6
ARDQ[24-31] ARDQ[23]
H7
DQL7
B1
ARDQ[8-15]
ARDQ[24] VSSQ_1
D7 B9
ARDQ[25] DQU0 VSSQ_2
C3 D1
ARDQ[26] DQU1 VSSQ_3
C8 D8
DQU2 VSSQ_4
ARDQ[27] C2 E2
DQU3 VSSQ_5
ARDQ[28]
A7 E8
DQU4 VSSQ_6
ARDQ[29]
A2 F9
DQU5
ARDQ[30] VSSQ_7
B8 G1
ARDQ[31] DQU6 VSSQ_8
A3 G9
DQU7 VSSQ_9
IC701-*1 IC703-*1 IC701-*2 IC703-*2 IC701-*3
H5TQ4G63AFR-PBC H5TQ4G63AFR-PBC MT41K256M16HA-125:E MT41K256M16HA-125:E MT41K128M16JT-125:K
DDR_512MB_Hynix DDR_512MB_Hynix DDR_512MB_MICRON DDR_512MB_MICRON DDR_256MB_MICRON
N3 A0 VREFCA M8 N3 M8 N3 A0 VREFCA M8 N3 A0 VREFCA M8 N3 A0
P7 A1 P7 A0 VREFCA P7 A1 P7 A1 P7 A1
P3 A2 P3 A1 P3 A2 P3 A2 P3 A2
N2 A3 VREFDQ H1 N2 A2 H1 N2 A3 VREFDQ H1 N2 A3 VREFDQ H1 N2 A3
P8 A4 P8 A3 VREFDQ P8 A4 P8 A4 P8 A4
P2 A5 P2 A4 P2 A5 P2 A5 P2 A5
R8 A6 ZQ L8 R8 A5 A6 ZQ L8 R8 A6 ZQ L8 R8 A6 ZQ L8 R8 A6
R2 T8 A7 R2 A7 T8 R2 A7 R2 T8 A7 T8 R2 A7
R3 A8 B2 T8 A8 R3 A8 B2 R3 A8 B2 R3 A8
L7 A9 VDD_1 D9 R3 A9 VDD_1 B2 L7 A9 VDD_1 D9 L7 A9 VDD_1 D9 L7 A9
R7 A10/AP VDD_2 G7 L7 A10/AP VDD_2 D9 R7 A10/AP VDD_2 G7 R7 A10/AP VDD_2 G7 R7 A10/AP
N7 A11 VDD_3 K2 R7 A11 VDD_3 G7 N7 A11 VDD_3 K2 N7 A11 VDD_3 K2 N7 A11
T3 A12/BC VDD_4 K8 N7 A12/BC VDD_4 K2 T3 A12/BC VDD_4 K8 T3 A12/BC VDD_4 K8 T3 A12/BC
T7 A13 VDD_5 N1 T3 T7 A13 VDD_5 K8 N1 A13 VDD_5 N1 A13 VDD_5 N1 A13
M7 A14 VDD_6 N9 M7 A14 VDD_6 N9 M7 VDD_6 N9 M7 VDD_6 N9 M7
A15 VDD_7 R1 A15 VDD_7 R1 NC_5 VDD_7 R1 NC_5 VDD_7 R1 NC_5
M2 VDD_8 R9 M2 VDD_8 R9 M2 VDD_8 R9 M2 VDD_8 R9 M2
N8 BA0 BA1 VDD_9 N8 BA0 VDD_9 N8 BA1 BA0 VDD_9 N8 BA0 BA1 VDD_9 N8 BA0 BA1
M3 BA2 M3 BA1 M3 BA2 M3 BA2 M3 BA2
VDDQ_1 A1 BA2 A1 VDDQ_1 A1 VDDQ_1 A1
J7 CK VDDQ_2 A8 J7 VDDQ_1 A8 J7 CK VDDQ_2 A8 J7 CK VDDQ_2 A8 J7 CK
K7 CK VDDQ_3 C1 K7 CK VDDQ_2 C1 K7 CK VDDQ_3 C1 K7 CK VDDQ_3 C1 K7 CK
K9 CKE VDDQ_4 C9 K9 CK VDDQ_3 C9 K9 CKE VDDQ_4 C9 K9 CKE VDDQ_4 C9 K9 CKE
VDDQ_5 D2 CKE VDDQ_4 VDDQ_5 D2 VDDQ_5 D2 VDDQ_5 D2
L2 CS VDDQ_6 E9 L2 CS VDDQ_6 E9 L2 CS VDDQ_6 E9 L2 CS VDDQ_6 E9 L2 CS
J3 K1 ODT VDDQ_7 F1 H2 K1 ODT VDDQ_7 F1 K1 J3 ODT VDDQ_7 F1 H2 J3 K1 ODT VDDQ_7 F1 H2 J3 K1 ODT
K3 RAS VDDQ_8 H9 J3 RAS VDDQ_8 H2 K3 RAS VDDQ_8 H9 K3 RAS VDDQ_8 H9 K3 RAS
L3 CAS VDDQ_9 K3 CAS VDDQ_9 H9 L3 CAS VDDQ_9 L3 CAS VDDQ_9 L3 CAS
WE J1 L3 WE WE J1 WE J1 WE
T2 NC_1 J9 NC_1 J1 T2 NC_1 J9 T2 NC_1 J9 T2
RESET NC_2 L1 T2 RESET NC_2 J9 RESET NC_2 L1 RESET NC_2 L1 RESET
NC_3 L9 NC_3 L9 L1 NC_3 L9 NC_3 L9
F3 NC_4 F3 NC_4 F3 NC_4 T7 F3 NC_4 T7 F3
G3 DQSL G3 DQSL G3 DQSL A14 G3 DQSL A14 G3 DQSL
DQSL DQSL DQSL DQSL DQSL
C7 DQSU VSS_1 A9 C7 A9 C7 DQSU VSS_1 A9 C7 DQSU VSS_1 A9 C7 DQSU
B7 DQSU VSS_2 B3 B7 DQSU VSS_1 B3 B7 DQSU VSS_2 B3 B7 DQSU VSS_2 B3 B7 DQSU
VSS_3 E1 DQSU VSS_2 E1 VSS_3 E1 VSS_3 E1
E7 DML VSS_4 G8 E7 VSS_3 G8 E7 DML VSS_4 G8 E7 DML VSS_4 G8 E7 DML
D3 DMU VSS_5 J2 D3 DML VSS_4 J2 D3 DMU VSS_5 J2 D3 DMU VSS_5 J2 D3 DMU
VSS_6 J8 DMU VSS_5 J8 VSS_6 J8 VSS_6 J8
E3 DQL0 VSS_7 M1 E3 DQL0 VSS_6 VSS_7 M1 E3 DQ0 VSS_7 M1 E3 DQ0 VSS_7 M1 E3 DQ0
F7 DQL1 VSS_8 P1 M9 F7 DQL1 VSS_8 M9 F7 DQ1 VSS_8 P1 M9 F7 DQ1 VSS_8 P1 M9 F7 DQ1
F2 F8 DQL2 VSS_9 P9 F2 DQL2 VSS_9 P1 F2 F8 DQ2 VSS_9 P9 F2 F8 DQ2 VSS_9 P9 F8 F2 DQ2
H3 DQL3 VSS_10 T1 F8 DQL3 VSS_10 P9 H3 DQ3 VSS_10 T1 H3 DQ3 VSS_10 T1 H3 DQ3
H8 DQL4 VSS_11 T9 H3 DQL4 VSS_11 T1 H8 DQ4 VSS_11 T9 H8 DQ4 VSS_11 T9 H8 DQ4
G2 DQL5 VSS_12 H8 DQL5 VSS_12 T9 G2 DQ5 VSS_12 G2 DQ5 VSS_12 G2 DQ5
H7 DQL6 G2 DQL6 H7 DQ6 H7 DQ6 H7 DQ6
DQL7 B1 H7 DQL7 B1 DQ7 B1 DQ7 B1 DQ7
D7 VSSQ_1 B9 D7 VSSQ_1 B9 D7 VSSQ_1 B9 D7 VSSQ_1 B9 D7
C3 DQU0 VSSQ_2 D1 C3 DQU0 VSSQ_2 D1 C3 DQ8 VSSQ_2 D1 C3 DQ8 VSSQ_2 D1 C3 DQ8
C8 DQU1 VSSQ_3 D8 C8 DQU1 VSSQ_3 D8 C8 DQ9 VSSQ_3 D8 C8 DQ9 VSSQ_3 D8 C8 DQ9
C2 DQU2 VSSQ_4 E2 C2 DQU2 VSSQ_4 E2 C2 DQ10 VSSQ_4 E2 C2 DQ10 VSSQ_4 E2 C2 DQ10
A7 DQU4 DQU3 VSSQ_6 VSSQ_5 E8 A7 DQU3 VSSQ_5 E8 A7 DQ11 DQ12 VSSQ_6 VSSQ_5 E8 A7 DQ12 DQ11 VSSQ_5 VSSQ_6 E8 A7 DQ11 DQ12
A2 DQU5 VSSQ_7 F9 A2 DQU4 VSSQ_6 F9 A2 DQ13 VSSQ_7 F9 A2 DQ13 VSSQ_7 F9 A2 DQ13
B8 DQU6 VSSQ_8 G1 B8 DQU5 VSSQ_7 G1 B8 DQ14 VSSQ_8 G1 B8 DQ14 VSSQ_8 G1 B8 DQ14
A3 DQU7 VSSQ_9 G9 A3 DQU6 VSSQ_8 G9 A3 DQ15 VSSQ_9 G9 A3 DQ15 VSSQ_9 G9 A3 DQ15
DQU7 VSSQ_9
BRCLK0
IC702-*1 IC702-*2 IC702-*3
H5TQ2G63FFR-PBC
K4B2G1646E-BCK0 H5TQ2G63DFR-PBC
DDR_256MB_SS DDR_256MB_HYNIX_NC4.0 DDR_256MB_HYNIX_NC4.5
/BRCLK0 N3 M8 N3 M8 N3 A0 VREFCA M8
P7 A0 VREFCA A0 VREFCA P7
A1 P7 A1
P3 P3 A1 P3
A2 A2 N2 A2 H1
N2 A3 VREFDQ H1 N2 H1 A3 VREFDQ
P8 P8 A3 VREFDQ P8
A4 A4 P2 A4
P2 P2 A5
R8 A5 L8 R8 A5 L8 R8 L8
A6 ZQ A6 ZQ A6 ZQ
R2 R2 R2 A7
T8 A7 A7 T8
A8 T8 A8
R3 B2 R3 A8 B2 R3 B2
A9 VDD_1 A9 VDD_1 L7 A9 VDD_1 D9
L7 D9 L7 D9 A10/AP VDD_2
R7 A10/AP VDD_2 G7 R7 A10/AP VDD_2 G7 R7 G7
A11 VDD_3 A11 VDD_3 N7 A11 VDD_3 K2
N7 K2 N7 K2 A12/BC VDD_4
T3 A12/BC VDD_4 K8 A12/BC VDD_4 T3 K8
A13 VDD_5 T3 A13 VDD_5 K8 A13 VDD_5
N1 N1 N1
VDD_6 VDD_6 M7 VDD_6 N9
M7 NC_5 VDD_7 N9 M7 N9 NC_5 VDD_7
R1 NC_5 VDD_7 R1 R1
VDD_8 VDD_8 M2 VDD_8 R9
M2 R9 M2 R9 BA0 VDD_9
N8 BA0 VDD_9 N8 BA0 VDD_9 N8
BA1 BA1 BA1
M3 M3 M3 BA2
BA2 A1 BA2 A1
VDDQ_1 VDDQ_1 A1 VDDQ_1
J7 A8 J7 A8 J7 A8
CK VDDQ_2 CK VDDQ_2 K7 CK VDDQ_2 C1
K7 CK VDDQ_3 C1 K7 C1 CK VDDQ_3
K9 C9 K9 CK VDDQ_3 C9 K9 C9
CKE VDDQ_4 CKE VDDQ_4 CKE VDDQ_4 D2
D2 D2 VDDQ_5
L2 VDDQ_5 E9 L2 VDDQ_5 E9 L2 E9
CS VDDQ_6 CS VDDQ_6 CS VDDQ_6
K1 F1 K1 F1 K1 ODT VDDQ_7 F1
J3 ODT VDDQ_7 H2 ODT VDDQ_7 J3 H2
RAS VDDQ_8 J3 H2 RAS VDDQ_8
K3 H9 K3 RAS VDDQ_8 H9 K3 H9
CAS VDDQ_9 CAS VDDQ_9 L3 CAS VDDQ_9
L3 L3 WE
WE J1 WE J1 J1
NC_1 NC_1 T2 NC_1 J9
T2 J9 T2 J9 RESET NC_2
RESET NC_2 L1 RESET NC_2 L1 L1
NC_3 NC_3 NC_3
L9 L9 NC_4 L9
F3 NC_4 T7 NC_4 F3 T7
DQSL NC_6 F3 T7 DQSL NC_6
G3 G3 DQSL NC_6 G3
BRDQ[0-7] DQSL DQSL DQSL
C7 A9 C7 A9 C7 A9
DQSU VSS_1 DQSU VSS_1 B7 DQSU VSS_1 B3
B7 B3 B7 B3 DQSU VSS_2
DQSU VSS_2 E1 DQSU VSS_2 E1
VSS_3 VSS_3 E1 VSS_3
E7 G8 E7 G8 E7 G8
DML VSS_4 DML VSS_4 D3 DML VSS_4 J2
D3 DMU VSS_5 J2 D3 J2 DMU VSS_5
J8 DMU VSS_5 J8 J8
VSS_6 VSS_6 E3 VSS_6 M1
E3 M1 E3 M1 DQL0 VSS_7
F7 DQL0 VSS_7 M9 F7 DQL0 VSS_7 M9 F7 M9
DQL1 VSS_8 DQL1 VSS_8 DQL1 VSS_8
F2 P1 F2 P1 F2 DQL2 VSS_9 P1
F8 DQL2 VSS_9 P9 DQL2 VSS_9 F8 P9
DQL3 VSS_10 F8 DQL3 VSS_10 P9 DQL3 VSS_10
H3 T1 H3 T1 H3 T1
DQL4 VSS_11 DQL4 VSS_11 H8 DQL4 VSS_11 T9
H8 DQL5 VSS_12 T9 H8 T9 DQL5 VSS_12
G2 G2 DQL5 VSS_12 G2
DQL6 DQL6 H7 DQL6
H7 H7 DQL7
DQL7 B1 DQL7 B1 B1
VSSQ_1 VSSQ_1 VSSQ_1
D7 B9 D7 B9 D7 DQU0 VSSQ_2 B9
C3 DQU0 VSSQ_2 D1 DQU0 VSSQ_2 C3 D1
DQU1 VSSQ_3 C3 D1 DQU1 VSSQ_3
C8 D8 C8 DQU1 VSSQ_3 D8 C8 D8
DQU2 VSSQ_4 DQU2 VSSQ_4 C2 DQU2 VSSQ_4 E2
C2 E2 C2 E2 DQU3 VSSQ_5
A7 DQU3 VSSQ_5 E8 A7 DQU3 VSSQ_5 E8 A7 E8
DQU4 VSSQ_6 DQU4 VSSQ_6 A2 DQU4 VSSQ_6 F9
A2 F9 A2 F9 DQU5 VSSQ_7
B8 DQU5 VSSQ_7 G1 B8 DQU5 VSSQ_7 G1 B8 G1
DQU6 VSSQ_8 DQU6 VSSQ_8 DQU6 VSSQ_8
A3 G9 A3 G9 A3 G9
DQU7 VSSQ_9 DQU7 VSSQ_9 DQU7 VSSQ_9
+1.5V_DDR
C705 C707
1uF 10uF
10V
+1.5V_DDR
C745 C751
0.1uF 0.1uF
LGE2122[A2_M13]
+1.5V_DDR
+1.5V_DDR
R1
+1.5V_DDR
DDRV_1
R2
RVREF_A
C746 DDRV_2
R730 R3
0.1uF
1K DDRV_3
A_RVREF2
C735 1% R4
DDRV_4
R720 0.1uF
1K R5
DDRV_5
1%
K3
R731
DDRV_6
1K C747 R6
1% 0.1uF DDRV_7
L8
R721
1K C736 DDRV_8
M8
1%
0.1uF DDRV_9
D17
DDRV_10
A19
DDRV_11
J22
+1.5V_DDR
TP700 MEMTP
K22
TP701 MEMTN
RVREF_A
A_RVREF3 C733
R718
1K 0.1uF D18
RVREF_A
1%
G8
R719
1K C734 ARCKE ARCKE
1%
0.1uF
B5
ARCLK1 ARCLK1
A5
/ARCLK1 ARCLK1
B14
ARCLK0
ARCLK0
A14
/ARCLK0
ARCLK0
F13
ARODT ARODT
E13
/ARRAS ARRAS
G13
/ARCAS ARCAS
G15
/ARCS ARCS
H18
/ARWE
ARWE
G16
ARREST ARRESET
D15
ARBA0 ARBA0
F9
ARBA1 ARBA1
G18
ARBA2
ARBA2
F15
/ARCSX ARCSX
ARA[14] D11
ARA14
ARA[13]
F16
ARA13
ARA[12]
D8
ARA12
ARA[11]
E11
ARA[10] ARA11
G9
ARA[9] ARA10
E16
ARA9
ARA[8] F11
ARA8
ARA[7] G17
ARA
ARA[6]
F10
ARA6
ARA[5]
E17
ARA[4] ARA5
E10
ARA[3] ARA4
E15
ARA[2] ARA3
F17
ARA2
ARA[1] G10
ARA1
ARA[0]
F18
ARA0
ARA[0-14]
LGE2122[A2_M13]
RVREF_C
IC703-*3
MT41K128M16JT-125:K
+1.5V_DDR
N3 DDR_256MB_MICRON M8 C2
VREFCA M8 P7 A0 VREFCA
P3 A1
N2 A2 H1
VREFDQ H1 P8 A3 VREFDQ
P2 A4
R8 A5 L8
ZQ L8 R2 A7 A6 ZQ RVREF_C
T8 A8 C741
B2 R3 A9 VDD_1 B2 R726 J2
VDD_1 D9 L7 A10/AP VDD_2 D9 0.1uF
VDD_2 G7 R7 A11 VDD_3 G7 1K BRCLK0
VDD_3 K2 N7 A12/BC VDD_4 K2 1% J1
VDD_4 K8 T3 A13 VDD_5 K8
VDD_5 N1 M7 VDD_6 N9 N1 /BRCLK0
VDD_6 N9 NC_5 VDD_7 R1
VDD_7 R1 M2 VDD_8 R9
VDD_8 R9 N8 BA0 VDD_9
VDD_9 M3 BA1
BA2 A1
VDDQ_1 A1 J7 VDDQ_1 A8 R727
VDDQ_2 A8 K7 CK VDDQ_2 C1
VDDQ_3 C1 K9 CK VDDQ_3 C9 1K C742
VDDQ_4 C9 CKE VDDQ_4 D2 1%
VDDQ_5 D2 L2 CS VDDQ_6 VDDQ_5 E9 0.1uF
VDDQ_6 E9 K1 ODT VDDQ_7 F1
VDDQ_7 F1 H2 J3 RAS VDDQ_8 H2
VDDQ_8 H9 K3 CAS VDDQ_9 H9
VDDQ_9 L3 WE L6
J1 NC_1 J1
NC_1 J9 T2 RESET NC_2 J9 BRCKE
NC_2 L1 NC_3 L1
NC_3 L9 F3 NC_4 L9 T7
NC_4 T7 G3 DQSL NC_6
NC_6 DQSL E3
C7 A9
VSS_1 A9 B7 DQSU VSS_1 B3 BRODT
VSS_2 B3 DQSU VSS_2 E1
VSS_3 E1 E7 VSS_3 G8 L4
VSS_4 G8 D3 DML VSS_4 J2 /BRRAS
VSS_5 J2 DMU VSS_5 J8
VSS_6 J8 E3 VSS_6 M1 D3
VSS_7 M1 F7 DQ0 DQ1 VSS_8 VSS_7 M9 /BRCAS
VSS_8 P1 M9 F2 DQ2 VSS_9 P1
VSS_9 P9 F8 DQ3 VSS_10 P9 D4
VSS_10 T1 H3 DQ4 VSS_11 T1
VSS_11 T9 H8 DQ5 VSS_12 T9 /BRCS
VSS_12 G2 DQ6
H7 DQ7
B1 D7 VSSQ_1 B9 B1
VSSQ_1 B9 C3 DQ8 VSSQ_2 D1 J4
VSSQ_2 D1 C8 DQ9 VSSQ_3 D8
VSSQ_3 D8 C2 DQ10 VSSQ_4 E2 BRBA0
VSSQ_4 E2 A7 DQ11 VSSQ_5 E8 M6
VSSQ_5 VSSQ_6 E8 A2 DQ12 VSSQ_6 F9
VSSQ_7 F9 B8 DQ13 VSSQ_7 G1 BRBA1
VSSQ_8 G1 A3 DQ14 VSSQ_8 G9
VSSQ_9 G9 DQ15 VSSQ_9 E4
BRBA2
BRA[0-15] K4
/BRWE
BRA[15]
J3
BRA[14] P4
BRA[13] G5
BRA[12]
P6
BRA[11]
P5
BRA[10]
L5
BRA[9]
F4
BRA[8]
P3
BRA[7] H4
BRA[6]
P2
BRA[5]
K6
BRA[4]
M5
BRA[3]
K5
BRA[2]
G6
BRA[1] N5
BRA[0] E5
+1.5V_DDR
B19
C19
D19
E19
F19
G19
F5
H5
N8
P8
D13
E8
G11
D20
E20
F20
G20
R7
R8
T5
T6
T7
T8
DDR MAIN
C704
C753 C755 C754 C702
0.1uF 1uF 10uF
0.1uF 0.1uF
10V
IC105
D12
ARDQM0 ARDQM0
D14
ARDQS0 ARDQS0
C14
ARDQ[0-7]
ARDQS0 /ARDQS0
ARDQ[0]
B17
ARDQ0
ARDQ[1]
D10
ARDQ1
ARDQ[2]
C17
ARDQ2 ARDQ[3]
C10
ARDQ3 ARDQ[4]
C18
ARDQ4 ARDQ[5]
B9
ARDQ5
E18 ARDQ[6]
ARDQ6
ARDQ[7]
D9
ARDQ7
C15
ARDQM1
ARDQM1
A13
ARDQS1 ARDQS1
B13
ARDQ[8-15]
ARDQS1 /ARDQS1
B11 ARDQ[8]
ARDQ8
ARDQ[9]
B16
ARDQ9
ARDQ[10]
A11
ARDQ10
ARDQ[11]
A17
ARDQ11 ARDQ[12]
C12
ARDQ12 ARDQ[13]
A16
ARDQ13 ARDQ[14]
C11
ARDQ14
C16 ARDQ[15]
ARDQ15
A3
ARDQM2
ARDQM2
D5
ARDQS2
ARDQS2
C5
ARDQS2 /ARDQS2 ARDQ[16] ARDQ[16-23]
E7
ARDQ16
B2 ARDQ[17]
ARDQ17
ARDQ[18]
C8
ARDQ18
ARDQ[19]
B1
ARDQ19
ARDQ[20]
A9
ARDQ20 ARDQ[21]
C1
ARDQ21 ARDQ[22]
C9
ARDQ22 ARDQ[23]
C3
ARDQ23
C6
ARDQM3 ARDQM3
A4
ARDQS3
ARDQS3
B4
/ARDQS3 ARDQ[24-31]
ARDQS3 ARDQ[24]
A1
ARDQ24 ARDQ[25]
B7
ARDQ25
C4 ARDQ[26]
ARDQ26
ARDQ[27]
C7
ARDQ27
ARDQ[28]
B3
ARDQ28
ARDQ[29]
A7
ARDQ29 ARDQ[30]
A2
ARDQ30 ARDQ[31]
D7
ARDQ31
VDD3V3
A20
AVDD33_MEMPLL
H9
AVSS33_MEMPLL
C700
0.1uF
IC105
L1
BRDQM0
RVREF_C BRDQM0
H2
BRDQS0 BRDQS0
H1
BRDQ[0-7]
BRDQS0 /BRDQS0 BRDQ[0]
E2
BRCLK0 BRDQ0
N3 BRDQ[1]
BRCLK0 BRDQ1
BRDQ[2]
E1
BRDQ2
BRDQ[3]
N1
BRDQ3 BRDQ[4]
D1
BRDQ4 BRDQ[5]
P1
BRDQ5 BRDQ[6]
D2
BRCKE BRDQ6
N2 BRDQ[7]
BRDQ7
BRODT
H3
BRRAS BRDQM1 BRDQM1
K1
BRDQS1
BRCAS BRDQS1
K2
BRDQ[8-15]
BRCS BRDQS1 /BRDQS1 BRDQ[8]
N4
BRDQ8 BRDQ[9]
F2
BRBA0 BRDQ9
M3 BRDQ[10]
BRBA1 BRDQ10
BRDQ[11]
F1
BRBA2 BRDQ11
BRDQ[12]
L2
BRDQ12 BRDQ[13]
F3
BRWE BRDQ13 BRDQ[14]
M4
BRDQ14 BRDQ[15]
G3
BRA15 BRDQ15
BRA14
BRA13
BRA12
BRA11
BRA10
BRA9
BRA8
BRA7
BRA6
BRA5
BRA4
BRA3
BRA2
BRA1
BRA0
DDRV_12
DDRV_13
DDRV_14
DDRV_15
DDRV_16
DDRV_17
DDRV_18
DDRV_19
G4
DDRV_20 BRRESET BRREST
DDRV_21
DDRV_22
DDRV_23
DDRV_24
DDRV_25
DDRV_26
DDRV_27
DDRV_28
DDRV_29
DDRV_30
DDRV_31
DDRV_32
DDRV_33
DDRV_34
MAIN POWER
IC105
LGE2122[A2_M13]
+1.2V_MTK_CORE
5600mA L11 R15
VCCK_1 DVSS_24
N12 T15
10uF
VCCK_2 DVSS_25
P12 U15
VCCK_3 DVSS_26
C721 AG5 V15
VCCK_4 DVSS_27
AH5 W15
10uF
VCCK_5 DVSS_28
AJ5 Y15
VCCK_6 DVSS_29
C724
AK5 AA15
VCCK_7 DVSS_30
AL5 AB15
0.1uF
VCCK_8 DVSS_31
AM5 T18
C729 VCCK_9 DVSS_32
AN5 R16
VCCK_10 DVSS_33
AK6 T16
0.1uF
VCCK_11 DVSS_34
AL6 U16
VCCK_12 DVSS_35
C730
AM6 V16
VCCK_13 DVSS_36
AN6 W16
0.1uF
VCCK_14 DVSS_37
M11 Y16
C731 VCCK_15 DVSS_38
N11 AA16
VCCK_16 DVSS_39
P11 AB16
10uF
VCCK_17 DVSS_40
R11 R17
VCCK_18 DVSS_41
C732
M12 T17
OPT VCCK_19 DVSS_42
R12 U17
0.1uF
VCCK_20 DVSS_43
L13 V17
C737 VCCK_21 DVSS_44
L14 Y17
OPT VCCK_22 DVSS_45
L15 N16
0.1uF
VCCK_23 DVSS_46
L17 V18
VCCK_24 DVSS_47
C738
L18 Y18
OPT VCCK_25 DVSS_48
L19 P16
VCCK_26 DVSS_49
T11 V19
VCCK_27 DVSS_50
U11 Y19
VCCK_28 DVSS_51
V11 W17
VCCK_29 DVSS_52
W11 AA17
VCCK_30 DVSS_53
Y11
AB17
VCCK_31 DVSS_54
AA11 N19
VCCK_32 DVSS_55
AB11 AC14
VCCK_33 DVSS_56
AC11 C13
VCCK_34 DVSS_57
R23 K24
VCCK_35 DVSS_58
L12 K25
VCCK_36 DVSS_59
W12 L24
VCCK_37 DVSS_60
V23 M17
VCCK_38 DVSS_61
Y12 M18
VCCK_39 DVSS_62
AF6 M19
VCCK_40 DVSS_63
AG6 P17
VCCK_41 DVSS_64
AH6 P19
VCCK_42 DVSS_65
AJ6 N18
VCCK_43 DVSS_66
AE7
U20
VCCK_44 DVSS_67
AF7 V20
VCCK_45 DVSS_68
AG7 W20
VCCK_46 DVSS_69
AD8 Y20
VCCK_47 DVSS_70
AE8 AA20
VCCK_48 DVSS_71
AF8 R19
VCCK_49 DVSS_72
AE9 T19
VCCK_50 DVSS_73
AC10 M20
VCCK_51 DVSS_74
AD10 N20
VCCK_52 DVSS_75
AD11 U21
VCCK_53 DVSS_76
AE10 V21
VCCK_54 DVSS_77
AF9 W21
VCCK_55 DVSS_78
AG8 Y21
VCCK_56 DVSS_79
AH7
AA21
VCCK_57 DVSS_80
AJ7 P20
VCCK_58 DVSS_81
AK7 R20
VCCK_59 DVSS_82
AL7 T20
VCCK_60 DVSS_83
AM7 U22
VCCK_61 DVSS_84
AN7 V22
VCCK_62 DVSS_85
L16 W22
VCCK_63 DVSS_86
V12 Y22
VCCK_64 DVSS_87
U12 AA22
VCCK_65 DVSS_88
T12 N21
VCCK_66 DVSS_89
AD13 P21
VCCK_67 DVSS_90
AD17 R21
VCCK_68 DVSS_91
AD14 T21
VCCK_69 DVSS_92
AB12 M22
VCCK_70 DVSS_93
AA12 N22
VCCK_71
DVSS_94
AC12 P22
VCCK_72 DVSS_95
R22
VDD3V3
DVSS_96
T22
DVSS_97
T9 M21
VCC3IO_C DVSS_98
Y10 AC17
VCC3IO_B_1 DVSS_99
AA10 AA19
VCC3IO_B_2 DVSS_100
D22 M13
VCC3IO_A_1 DVSS_101
E22 M14
VCC3IO_A_2 DVSS_102
M15
DVSS_103
AA13
DVSS_104
AC18 AB13
DVSS_1 DVSS_105
AB21 AA14
DVSS_2 DVSS_106
AB14 AB19
DVSS_3
DVSS_107
N13 D6
DVSS_4 DVSS_108
P13 W19
DVSS_5 DVSS_109
R13 U19
DVSS_6 DVSS_110
T13 N17
DVSS_7 DVSS_111
U13 L3
DVSS_8 DVSS_112
V13 AB18
DVSS_9 DVSS_113
W13 AA18
DVSS_10 DVSS_114
Y13 W18
DVSS_11 DVSS_115
P18 U18
DVSS_12 DVSS_116
N14 D16
DVSS_13 DVSS_117
P14 AC13
DVSS_14 DVSS_118
R14 M16
DVSS_15 DVSS_119
T14 AC20
DVSS_16
DVSS_120
U14 AC22
DVSS_17 DVSS_121
V14 AD20
DVSS_18 DVSS_122
W14 Y23
DVSS_19 DVSS_123
Y14 AA23
DVSS_20 DVSS_124
R18 AB23
DVSS_21 DVSS_125
N15 V24
DVSS_22 DVSS_126
P15 W23
DVSS_23 DVSS_127
DECAP FOR SOC Rework (BOTTOM) DECAP FOR SOC (HIDDEN - UCC)
+1.5V_DDR +1.5V_DDR
OPT
OPT
C740
C739 C743 C744
0.1uF
0.1uF 0.1uF 0.1uF
16V
PF1500-JE 2014.05.19
MAIN_DDR 3 10