Gigabyte GA-880GM-D2H Wiring Diagram page 4

L0_CADIN_L[0..15]
L0_CADIN_L[0..15] <9>
L0_CADIN_H[0..15]
L0_CADIN_H[0..15] <9>
L0_CADOUT_L[0..15]
L0_CADOUT_L[0..15] <9>
L0_CADOUT_H[0..15]
L0_CADOUT_H[0..15] <9>
M2CPUA M2CPUA
HYPERTRANSPORT HYPERTRANSPORT
L0_CLKIN_H1
N6
<9> L0_CLKIN_H1 L0_CLKIN_H(1) L0_CLKOUT_H(1)
L0_CLKIN_L1
P6
<9> L0_CLKIN_L1 L0_CLKIN_L(1) L0_CLKOUT_L(1)
L0_CLKIN_H0
N3
<9> L0_CLKIN_H0 L0_CLKIN_H(0) L0_CLKOUT_H(0)
L0_CLKIN_L0 N2
<9> L0_CLKIN_L0
L0_CLKIN_L(0) L0_CLKOUT_L(0)
L0_CTLIN_H1
V4
<9> L0_CTLIN_H1 L0_CTLIN_H(1) L0_CTLOUT_H(1)
L0_CTLIN_L1
V5
<9> L0_CTLIN_L1 L0_CTLIN_L(1) L0_CTLOUT_L(1)
L0_CTLIN_H0
U1
<9> L0_CTLIN_H0 L0_CTLIN_H(0) L0_CTLOUT_H(0)
L0_CTLIN_L0
V1
<9> L0_CTLIN_L0
L0_CTLIN_L(0) L0_CTLOUT_L(0)
L0_CADIN_H15
U6
L0_CADIN_H(15) L0_CADOUT_H(15)
L0_CADIN_L15
V6
L0_CADIN_L(15) L0_CADOUT_L(15)
L0_CADIN_H14
T4
L0_CADIN_H(14) L0_CADOUT_H(14)
L0_CADIN_L14
T5
L0_CADIN_L(14) L0_CADOUT_L(14)
L0_CADIN_H13 R6
L0_CADIN_H(13) L0_CADOUT_H(13)
L0_CADIN_L13
T6
L0_CADIN_L(13) L0_CADOUT_L(13)
L0_CADIN_H12
P4
L0_CADIN_H(12) L0_CADOUT_H(12)
L0_CADIN_L12
P5
L0_CADIN_L(12) L0_CADOUT_L(12)
L0_CADIN_H11
M4
L0_CADIN_H(11) L0_CADOUT_H(11)
L0_CADIN_L11 M5
L0_CADIN_L(11) L0_CADOUT_L(11)
L0_CADIN_H10
L6
L0_CADIN_H(10) L0_CADOUT_H(10)
L0_CADIN_L10
M6
L0_CADIN_L(10) L0_CADOUT_L(10)
L0_CADIN_H9
K4
L0_CADIN_H(9) L0_CADOUT_H(9)
L0_CADIN_L9
K5
L0_CADIN_L(9) L0_CADOUT_L(9)
L0_CADIN_H8 J6
L0_CADIN_H(8) L0_CADOUT_H(8)
L0_CADIN_L8
K6
L0_CADIN_L(8) L0_CADOUT_L(8)
L0_CADIN_H7
U3
L0_CADIN_H(7) L0_CADOUT_H(7)
L0_CADIN_L7
U2
L0_CADIN_L(7) L0_CADOUT_L(7)
L0_CADIN_H6 R1
L0_CADIN_H(6) L0_CADOUT_H(6)
L0_CADIN_L6
T1
L0_CADIN_L(6) L0_CADOUT_L(6)
L0_CADIN_H5
R3
L0_CADIN_H(5) L0_CADOUT_H(5)
L0_CADIN_L5
R2
L0_CADIN_L(5) L0_CADOUT_L(5)
L0_CADIN_H4
N1
L0_CADIN_H(4) L0_CADOUT_H(4)
L0_CADIN_L4 P1
L0_CADIN_L(4) L0_CADOUT_L(4)
L0_CADIN_H3
L1
L0_CADIN_H(3) L0_CADOUT_H(3)
L0_CADIN_L3
M1
L0_CADIN_L(3) L0_CADOUT_L(3)
L0_CADIN_H2
L3
L0_CADIN_H(2) L0_CADOUT_H(2)
L0_CADIN_L2
L2
L0_CADIN_L(2) L0_CADOUT_L(2)
L0_CADIN_H1 J1
L0_CADIN_H(1) L0_CADOUT_H(1)
L0_CADIN_L1
K1
L0_CADIN_L(1) L0_CADOUT_L(1)
L0_CADIN_H0
J3
L0_CADIN_H(0) L0_CADOUT_H(0)
L0_CADIN_L0
J2
L0_CADIN_L(0) L0_CADOUT_L(0)
CPU-SK/941AM3/S/15u CPU-SK/941AM3/S/15u
L0_CLKOUT_H1
AD5
L0_CLKOUT_H1 <9>
L0_CLKOUT_L1
AD4
L0_CLKOUT_L1 <9>
L0_CLKOUT_H0
AD1
L0_CLKOUT_H0 <9>
AC1 L0_CLKOUT_L0
L0_CLKOUT_L0 <9>
L0_CTLOUT_H1
Y6
L0_CTLOUT_H1 <9>
L0_CTLOUT_L1
W 6
L0_CTLOUT_L1 <9>
L0_CTLOUT_H0
W 2
L0_CTLOUT_H0 <9>
L0_CTLOUT_L0
W 3
L0_CTLOUT_L0 <9>
L0_CADOUT_H15
Y5
L0_CADOUT_L15
Y4
L0_CADOUT_H14
AB6
L0_CADOUT_L14
AA6
AB5 L0_CADOUT_H13
L0_CADOUT_L13
AB4
L0_CADOUT_H12
AD6
L0_CADOUT_L12
AC6
L0_CADOUT_H11
AF6
AE6 L0_CADOUT_L11
L0_CADOUT_H10
AF5
L0_CADOUT_L10
AF4
L0_CADOUT_H9
AH6
L0_CADOUT_L9
AG6
AH5 L0_CADOUT_H8
L0_CADOUT_L8
AH4
L0_CADOUT_H7
Y1
L0_CADOUT_L7
W 1
AA2 L0_CADOUT_H6
L0_CADOUT_L6
AA3
L0_CADOUT_H5
AB1
L0_CADOUT_L5
AA1
L0_CADOUT_H4
AC2
AC3 L0_CADOUT_L4
L0_CADOUT_H3
AE2
L0_CADOUT_L3
AE3
L0_CADOUT_H2
AF1
L0_CADOUT_L2
AE1
AG2 L0_CADOUT_H1
L0_CADOUT_L1
AG3
L0_CADOUT_H0
AH1
L0_CADOUT_L0
AG1
CPU_VDD_RUN = VCORE
CPU_VDDA_RUN = VDDA25
VLDT_RUN = VCC12_HT
CPU_VDDIO_SUS = DDR18V
CPU_VTT_SUS = DDRVTT
VLDT_A = VCC12_HT
VLDT_B = HT12B
M2CPU M2CPU
AM2RM/SC/BK/MB/[12KRC-04K812-11R_12KRC-04K812-12R] AM2RM/SC/BK/MB/[12KRC-04K812-11R_12KRC-04K812-12R]
Title Title Title
CPU HYPER TRANSPORT CPU HYPER TRANSPORT CPU HYPER TRANSPORT
Size Size Size Document Number Document Number Document Number Rev Rev Rev
Custom Custom Custom
GA-880GM-D2H GA-880GM-D2H GA-880GM-D2H
Date: Date: Date: Friday, July 23, 2010 Friday, July 23, 2010 Friday, July 23, 2010 Sheet Sheet Sheet 4 4 4 of of of 30 30 30
1.32 1.32 1.32