LG 42LN5700 Service Manual page 39

+1.5V_DDR
K4B4G1646B-HCK0
A_RVREF4
A_RVREF1
C713
R706 0.1uF M8
1K
VREFCA
1%
A_RVREF1
H1
R707 VREFDQ
1K C714
1%
0.1uF 1%
R710 240
L8
ZQ
+1.5V_DDR
+1.5V_DDR
B2
VDD_1
D9
VDD_2
A_RVREF4 C715
G7
R708 VDD_3
0.1uF
1K K2
1%
VDD_4
K8
VDD_5
N1
VDD_6
R709 N9
1K C716 VDD_7
1% R1
0.1uF
VDD_8
R9
VDD_9
A1
VDDQ_1
A8
VDDQ_2
C1
VDDQ_3
C9
VDDQ_4
D2
VDDQ_5
E9
VDDQ_6
F1
VDDQ_7
H2
VDDQ_8
H9
VDDQ_9
J1
NC_1
J9
NC_2
L1
NC_3
L9
NC_4
A9
VSS_1
B3
VSS_2
E1
VSS_3
G8
VSS_4
J2
VSS_5
J8
VSS_6
M1
VSS_7
M9
VSS_8
P1
VSS_9
P9
VSS_10
T1
VSS_11
T9
VSS_12
B1
VSSQ_1
B9
VSSQ_2
D1
VSSQ_3
D8
VSSQ_4
E2
VSSQ_5
E8
VSSQ_6
F9
VSSQ_7
G1
VSSQ_8
G9
VSSQ_9
IC702
MT41K128M16JT-125:K
+1.5V_DDR
B_RVREF6
DDR_256MB_MICRON
M8
B_RVREF5 VREFCA
C709
R702
1K 0.1uF B_RVREF5
1%
H1
VREFDQ
R703
1K C710 1%
1% R711 240 L8
0.1uF
ZQ
+1.5V_DDR
B2
+1.5V_DDR VDD_1
D9
VDD_2
G7
VDD_3
K2
B_RVREF6
C711 VDD_4
R704 K8
0.1uF
1K VDD_5
1%
N1
VDD_6
N9
VDD_7
R1
R705
VDD_8
1K C712 R9
1%
0.1uF VDD_9
A1
VDDQ_1
A8
VDDQ_2
C1
VDDQ_3
C9
VDDQ_4
D2
VDDQ_5
E9
VDDQ_6
F1
VDDQ_7
H2
VDDQ_8
H9
VDDQ_9
J1
NC_1
J9
NC_2
L1
NC_3
L9
NC_4
T7
BRA[14] NC_6
A9
VSS_1
B3
VSS_2
E1
VSS_3
G8
VSS_4
J2
VSS_5
J8
VSS_6
M1
VSS_7
M9
VSS_8
P1
VSS_9
P9
VSS_10
T1
VSS_11
T9
VSS_12
B1
VSSQ_1
B9
VSSQ_2
D1
VSSQ_3
D8
VSSQ_4
E2
VSSQ_5
E8
VSSQ_6
F9
VSSQ_7
G1
VSSQ_8
G9
VSSQ_9
THE SYMBOL MARK OF THIS SCHEMETIC DIAGRAM INCORPORATES
SPECIAL FEATURES IMPORTANT FOR PROTECTION FROM X-RADIATION.
FILRE AND ELECTRICAL SHOCK HAZARDS, WHEN SERVICING IF IS
ESSENTIAL THAT ONLY MANUFATURES SPECFIED PARTS BE USED FOR
THE CRITICAL COMPONENTS IN THE SYMBOL MARK OF THE SCHEMETIC.
Copyright ⓒ 2013 LG Electronics. Inc. All right reserved.
Only for training and service purposes
DDR_512MB_SS
IC701
ARA[0-14]
ARA[0-14]
ARA[0]
N3
A0 ARA[1]
P7
A1 ARA[2]
P3
A2
N2 ARA[3]
A3
ARA[4]
P8
A4
ARA[5]
P2
A5
ARA[6]
R8
A6 ARA[7]
R2
A7 ARA[8]
T8
A8 ARA[9]
R3
A9
L7 ARA[10]
A10/AP
ARA[11]
R7
A11
ARA[12]
N7
A12/BC ARA[13]
T3
A13 ARA[14]
T7
A14
M7
A15
M2
BA0 ARBA0
N8
BA1 ARBA1 ARCLK1
M3
ARBA2
BA2 ARCLK0
J7
R714
CK R712 100
K7 100
5%
CK 5%
K9
CKE ARCKE
/ARCLK0 /ARCLK1
L2
/ARCS
CS
K1
ARODT
ODT
J3
RAS /ARRAS
K3
CAS /ARCAS
L3
WE /ARWE
T2
RESET ARREST
F3
DQSL ARDQS0
G3
/ARDQS2
DQSL /ARDQS0
C7
DQSU ARDQS1
B7 /ARDQS3
/ARDQS1
DQSU
E7
DML ARDQM0 ARDQ[16-23]
D3
DMU ARDQM1
ARDQ[0-7]
ARDQ[16]
E3 ARDQ[0]
DQL0 ARDQ[17]
ARDQ[1]
F7
DQL1 ARDQ[18]
ARDQ[2]
F2
ARDQ[19]
DQL2 ARDQ[3]
F8
ARDQ[20]
DQL3 ARDQ[4]
H3
ARDQ[21]
DQL4 ARDQ[5]
H8
DQL5 ARDQ[22]
G2 ARDQ[6]
DQL6 ARDQ[24-31] ARDQ[23]
ARDQ[7]
H7
DQL7
ARDQ[8-15]
ARDQ[24]
ARDQ[8]
D7
ARDQ[25]
DQU0 ARDQ[9]
C3
ARDQ[26]
DQU1 ARDQ[10]
C8
ARDQ[27]
DQU2
C2 ARDQ[11]
DQU3 ARDQ[28]
A7 ARDQ[12]
DQU4 ARDQ[29]
ARDQ[13]
A2
DQU5 ARDQ[30]
ARDQ[14]
B8
ARDQ[31]
DQU6 ARDQ[15]
A3
DQU7
+1.5V_DDR
C701
C718 C720 C722 C726 C728 C703
10uF
0.1uF 0.1uF 0.1uF 0.1uF 0.1uF 1uF
10V
+1.5V_DDR
C708
C717 C719 C750 C723 C725 C727 C706
1uF 10uF
0.1uF 0.1uF 0.1uF 0.1uF 0.1uF 0.1uF
10V
IC702-*1
BRA[0-14] K4B2G1646E-BCK0
N3 BRA[0]
DDR_256MB_SS
A0
BRA[1] N3
P7 P7 A0 VREFCA
A1 A1
BRA[2] P3
P3 N2 A2
A2 A3 VREFDQ
BRA[3] P8
N2 A4
P2 A5
A3 BRA[4] R8
P8 A6
R2
A4 BRA[5] T8 A7
P2 A8
R3
A5 BRA[6] L7 A9 VDD_1
R8 A10/AP VDD_2
R7
A6 A11 VDD_3
R2 BRA[7] N7 A12/BC VDD_4
T3
A7 A13 VDD_5
BRA[8]
T8 M7 VDD_6
A8 NC_5 VDD_7
BRA[9]
R3 M2 VDD_8
BA0 VDD_9
A9 BRA[10] N8
L7 BA1
M3
A10/AP BRA[11] BA2
R7 VDDQ_1
J7
A11 BRA[12] K7 CK VDDQ_2
N7 CK VDDQ_3
K9
A12/BC CKE VDDQ_4
T3 BRA[13] VDDQ_5
L2
A13 CS VDDQ_6
K1
J3 ODT VDDQ_7
RAS VDDQ_8
K3
M7 L3 CAS VDDQ_9
NC_5 BRA[15] WE
NC_1
T2 RESET NC_2
M2 NC_3
BA0 BRBA0 F3 NC_4
N8 DQSL NC_6
G3
BA1 BRBA1 DQSL
M3
C7
BA2 BRBA2 BRCLK0 DQSU VSS_1
B7 DQSU VSS_2
VSS_3
E7
J7 D3 DML VSS_4
CK R713 DMU VSS_5
100
K7 E3 VSS_6
5% DQL0 VSS_7
CK F7
K9 DQL1 VSS_8
BRCKE F2
CKE F8 DQL2 VSS_9
DQL3 VSS_10
H3
/BRCLK0 H8 DQL4 VSS_11
L2 DQL5 VSS_12
G2
CS /BRCS H7 DQL6
K1 DQL7
ODT BRODT VSSQ_1
J3 D7
C3 DQU0 VSSQ_2
RAS /BRRAS DQU1 VSSQ_3
C8
K3 C2 DQU2 VSSQ_4
CAS /BRCAS DQU3 VSSQ_5
A7
L3 DQU4 VSSQ_6
/BRWE A2 DQU5 VSSQ_7
WE B8
DQU6 VSSQ_8
A3
DQU7 VSSQ_9
T2
RESET BRREST
F3
DQSL
BRDQS0
G3
DQSL /BRDQS0
C7
DQSU BRDQS1
B7
DQSU /BRDQS1
E7
DML BRDQM0
D3
DMU
BRDQM1
BRDQ[0-7]
E3 BRDQ[0]
DQ0
F7 BRDQ[1]
DQ1
F2 BRDQ[2]
DQ2
F8
BRDQ[3]
DQ3
H3 BRDQ[4]
DQ4
H8 BRDQ[5]
DQ5
G2 BRDQ[6]
DQ6
H7 BRDQ[7]
DQ7
BRDQ[8-15]
D7 BRDQ[8]
DQ8
C3 BRDQ[9]
DQ9
C8 BRDQ[10]
DQ10
C2 BRDQ[11]
DQ11
A7 BRDQ[12]
DQ12
A2 BRDQ[13]
DQ13
B8 BRDQ[14]
DQ14
A3 BRDQ[15]
DQ15
DDR_512MB_SS
IC703
K4B4G1646B-HCK0
A_RVREF2
+1.5V_DDR
ARA[0]
N3 M8
A0 VREFCA A_RVREF2 C735
ARA[1] P7
R720
A1 A_RVREF3 0.1uF
ARA[2] P3 1K
1%
A2
ARA[3] N2 H1
A3 VREFDQ
ARA[4] P8
A4 1%
ARA[5] R721
P2 240
A5 1K C736
ARA[6] R716 1%
R8 L8 0.1uF
A6 ZQ
ARA[7] R2
+1.5V_DDR
A7
ARA[8] T8
A8
ARA[9] R3 B2
A9 VDD_1
ARA[10] L7 D9
+1.5V_DDR
A10/AP VDD_2
ARA[11] R7 G7
A11 VDD_3
ARA[12]
N7 K2
A12/BC VDD_4
ARA[13] A_RVREF3
T3 K8 C733
R718
ARA[14] A13 VDD_5 0.1uF
T7 N1 1K
1%
A14 VDD_6
M7 N9
A15 VDD_7
R1
VDD_8
M2 R9 R719
ARBA0 BA0 VDD_9 1K C734
1%
N8 0.1uF
ARBA1 BA1
M3
ARBA2
BA2
A1
VDDQ_1
J7 A8
CK VDDQ_2
K7 C1
CK VDDQ_3
K9 C9
ARCKE CKE VDDQ_4
D2
VDDQ_5
L2 E9
/ARCSX CS VDDQ_6
K1 F1
ARODT
ODT VDDQ_7
J3 H2
/ARRAS RAS VDDQ_8
K3 H9
/ARCAS CAS VDDQ_9
L3
/ARWE WE
J1
NC_1
T2 J9
ARREST RESET NC_2
L1
NC_3
L9
NC_4
F3
ARDQS2 DQSL
G3
DQSL
C7 A9
ARDQS3 DQSU VSS_1
B7 B3 IC701-*1
DQSU VSS_2 H5TQ4G63AFR-PBC H5TQ4G63AFR-PBC
E1
N3 DDR_512MB_Hynix M8
VSS_3 P7 A0 VREFCA N3 P7 A0
E7 G8 P3 A1 P3 A1
ARDQM2 N2 A2 H1 N2 A2
DML VSS_4 P8 A3 VREFDQ P8 A3
D3 J2 P2 A4 A5 P2 A4
R8 A6 ZQ L8 R8 A5
ARDQM3 DMU VSS_5 R2 A7 R2 A6
J8 T8 A8 T8 A7
R3 A9 VDD_1 B2 R3 A8
VSS_6 L7 A10/AP VDD_2 D9 L7 A9
E3 M1 R7 A11 VDD_3 G7 R7 A11 A10/AP
N7 A12/BC VDD_4 K2 N7 A12/BC
DQL0 VSS_7 T3 T7 A13 VDD_5 N1 K8 T3 A13
M7 A14 VDD_6 N9 T7 A14
F7 M9 A15 VDD_7 R1 M7 A15
DQL1 VSS_8 M2 VDD_8 R9
N8 BA0 VDD_9 M2 BA0
F2 P1 M3 BA1 N8 BA1
DQL2 BA2 A1 M3 BA2
VSS_9 J7 VDDQ_1 A8 J7
F8 P9 K7 CK VDDQ_2 C1 K7 CK
K9 CK VDDQ_3 C9 K9 CK
DQL3 VSS_10 CKE VDDQ_5 VDDQ_4 D2 CKE
H3 T1 L2 CS VDDQ_6 E9 L2
K1 ODT VDDQ_7 F1 K1 CS
DQL4 VSS_11 J3 RAS VDDQ_8 H2 J3 ODT
H8 T9 K3 CAS VDDQ_9 H9 K3 RAS
L3 WE L3 CAS
DQL5 VSS_12 NC_1 J1 WE
G2 T2 RESET NC_2 J9 L1 T2 RESET
NC_3 L9
DQL6 F3 NC_4
H7 G3 DQSL F3 DQSL
DQSL G3 DQSL
DQL7 C7 A9
B7 DQSU VSS_1 B3 B7 C7 DQSU
B1 DQSU VSS_2 E1 DQSU
VSSQ_1 E7 VSS_3 G8 E7
D3 DML VSS_4 J2 D3 DML
D7 B9 DMU VSS_6 VSS_5 J8 DMU
E3 DQL0 VSS_7 M1 E3
DQU0 VSSQ_2 F7 DQL1 VSS_8 M9 F7 DQL0
C3 D1 F2 DQL2 VSS_9 P1 F2 DQL1
F8 DQL3 VSS_10 P9 F8 DQL2
DQU1 VSSQ_3 H3 DQL4 VSS_11 T1 H3 DQL3
C8 D8 H8 DQL5 VSS_12 T9 H8 DQL5 DQL4
G2 DQL6 G2 DQL6
DQU2 VSSQ_4 H7 DQL7 B1 H7 DQL7
C2 E2 D7 VSSQ_1 B9
C3 DQU0 VSSQ_2 D1 D7 DQU0
DQU3 VSSQ_5 C8 DQU1 VSSQ_3 D8 C3 DQU1
A7 E8 C2 DQU2 VSSQ_4 E2 C8 DQU2
A7 DQU3 VSSQ_5 E8 C2 A7 DQU3
DQU4 VSSQ_6 A2 DQU4 VSSQ_6 F9 A2 DQU4
B8 DQU5 VSSQ_7 G1 B8 DQU5
A2 F9 A3 DQU6 VSSQ_8 G9 A3 DQU6
DQU5 VSSQ_7 DQU7 VSSQ_9 DQU7
B8 G1
DQU6
VSSQ_8
A3 G9
DQU7 VSSQ_9
IC702-*2
H5TQ2G63DFR-PBC
DDR_256MB_HYNIX
M8 N3 M8
P7 A0 VREFCA
A1
P3
H1 A2
N2 A3 VREFDQ H1
P8
A4
P2
L8 R8 A5 L8
ZQ A6 ZQ
R2
T8 A7
A8
B2 R3 B2
D9 A9 VDD_1
L7 A10/AP VDD_2 D9
G7 R7 G7
A11 VDD_3
K2 N7 K2
K8 T3 A12/BC VDD_4 K8
A13 VDD_5
N1 N1
N9 M7 VDD_6 N9
NC_5 VDD_7
R1 R1
R9 VDD_8
M2 R9
N8 BA0 VDD_9
BA1
M3
A1 BA2 A1
VDDQ_1
A8 J7 A8
C1 CK VDDQ_2 C1
K7 CK VDDQ_3
C9 K9 C9
D2 CKE VDDQ_4
D2
E9 L2 VDDQ_5 E9
CS VDDQ_6
F1 K1 F1
H2 J3 ODT VDDQ_7 H2
RAS VDDQ_8
H9 K3 H9
CAS VDDQ_9
L3 WE
J1 J1
NC_1
J9 T2 J9
L1 RESET NC_2 L1
NC_3
L9 L9
T7 F3 NC_4 T7
DQSL NC_6
G3
DQSL
A9 C7 A9
DQSU VSS_1
B3 B7 B3
E1 DQSU VSS_2 E1
VSS_3
G8 E7 G8
J2 D3 DML VSS_4 J2
DMU VSS_5
J8 J8
M1 VSS_6
E3 M1
M9 F7 DQL0 VSS_7 M9
DQL1 VSS_8
P1 F2 P1
P9 F8 DQL2 VSS_9 P9
DQL3 VSS_10
T1 H3 T1
T9 H8 DQL4 VSS_11 T9
DQL5 VSS_12
G2
DQL6
H7
B1 DQL7 B1
VSSQ_1
B9 D7 B9
D1 C3 DQU0 VSSQ_2 D1
DQU1 VSSQ_3
D8 C8 D8
E2 DQU2 VSSQ_4
C2 DQU3 VSSQ_5 E2
E8 A7 E8
DQU4 VSSQ_6
F9 A2 F9
G1 B8 DQU5 VSSQ_7 G1
DQU6 VSSQ_8
G9 A3 G9
DQU7 VSSQ_9
+1.5V_DDR
C705 C707
10uF
1uF
10V
+1.5V_DDR
C745 C751 C753
0.1uF 0.1uF 0.1uF
IC701-*2 IC703-*2 IC701-*3 IC703-*3
IC703-*1 MT41K256M16HA-125:E MT41K256M16HA-125:E MT41K128M16JT-125:K MT41K128M16JT-125:K
DDR_512MB_Hynix DDR_512MB_MICRON DDR_512MB_MICRON DDR_256MB_MICRON DDR_256MB_MICRON
N3 M8 N3 M8 N3 M8 N3 A0 VREFCA M8
VREFCA M8 P7 A0 VREFCA P7 A0 VREFCA P7 A0 VREFCA P7 P3 A1
P3 A1 P3 A1 P3 A1 N2 A2 H1
H1 N2 A2 H1 N2 A2 H1 N2 A2 H1 P8 A3 VREFDQ
VREFDQ P8 A3 VREFDQ P8 A3 VREFDQ P8 A3 VREFDQ P2 A4
P2 A5 A4 P2 A4 A5 P2 A4 A5 R8 A5 L8
L8 R8 A6 ZQ L8 R8 A6 ZQ L8 R8 A6 ZQ L8 R2 A6 ZQ +1.5V_DDR
ZQ R2 A7 R2 A7 R2 A7 T8 A7
T8 A8 T8 A8 T8 A8 R3 A8 B2
B2 R3 A9 VDD_1 B2 R3 A9 VDD_1 B2 R3 A9 VDD_1 B2 L7 A9 VDD_1 D9
VDD_1 D9 L7 A10/AP VDD_2 D9 L7 A10/AP VDD_2 D9 L7 A10/AP VDD_2 D9 R7 A10/AP VDD_2 G7
VDD_2 VDD_3 G7 R7 A11 VDD_3 G7 R7 A11 VDD_3 G7 R7 A11 VDD_3 G7 N7 A12/BC A11 VDD_3 VDD_4 K2
VDD_4 K2 N7 A12/BC VDD_4 K2 N7 A12/BC VDD_4 K2 N7 A12/BC VDD_4 K2 T3 A13 VDD_5 K8
VDD_5 K8 T3 A13 VDD_5 N1 K8 T3 A13 VDD_5 N1 K8 T3 A13 VDD_5 N1 K8 VDD_6 N1
VDD_6 N1 M7 VDD_6 N9 M7 VDD_6 N9 M7 VDD_6 N9 M7 NC_5 VDD_7 N9 RVREF_A
VDD_7 N9 NC_5 VDD_7 R1 NC_5 VDD_7 R1 NC_5 VDD_7 R1 VDD_8 R1
VDD_8 R1 M2 VDD_8 R9 M2 VDD_8 R9 M2 VDD_8 R9 M2 BA0 VDD_9 R9
VDD_9 R9 N8 BA0 VDD_9 N8 BA0 VDD_9 N8 BA0 VDD_9 N8 BA1 R730
M3 BA1 M3 BA1 M3 BA1 M3 BA2 A1 1K
A1 BA2 A1 BA2 A1 BA2 A1 J7 VDDQ_1 A8
VDDQ_1 A8 J7 VDDQ_1 A8 J7 VDDQ_1 A8 J7 VDDQ_1 A8 K7 CK VDDQ_2 C1 1%
VDDQ_2 C1 K7 CK VDDQ_2 C1 K7 CK VDDQ_2 C1 K7 CK VDDQ_2 C1 K9 CK VDDQ_3 C9
VDDQ_3 C9 K9 CK VDDQ_3 C9 K9 CK VDDQ_3 C9 K9 CK VDDQ_3 C9 CKE VDDQ_4 D2
VDDQ_4 D2 CKE VDDQ_5 VDDQ_4 D2 CKE VDDQ_4 VDDQ_5 D2 CKE VDDQ_5 VDDQ_4 D2 L2 VDDQ_5 E9
VDDQ_5 E9 L2 CS VDDQ_6 E9 L2 CS VDDQ_6 E9 L2 CS VDDQ_6 E9 K1 CS VDDQ_6 F1
VDDQ_6 F1 K1 ODT VDDQ_7 F1 K1 ODT VDDQ_7 F1 K1 ODT VDDQ_7 F1 J3 ODT VDDQ_7 H2
VDDQ_7 H2 J3 RAS VDDQ_8 H2 J3 RAS VDDQ_8 H2 J3 RAS VDDQ_8 H2 K3 RAS VDDQ_8 H9
VDDQ_8 H9 K3 CAS VDDQ_9 H9 K3 CAS VDDQ_9 H9 K3 CAS VDDQ_9 H9 L3 CAS VDDQ_9
VDDQ_9 L3 WE L3 WE L3 WE WE J1 R731
NC_1 J1 NC_1 J1 NC_1 J1 NC_1 J1 T2 RESET NC_2 NC_1 J9 1K
NC_2 J9 T2 RESET NC_2 L1 J9 T2 RESET NC_2 L1 J9 T2 RESET NC_2 J9 L1 NC_3 L1
NC_3 L1 NC_3 L9 NC_3 L9 NC_3 L9 NC_4 L9 1%
NC_4 L9 F3 NC_4 T7 F3 NC_4 T7 F3 NC_4 T7 F3 DQSL NC_6 T7
G3 DQSL A14 G3 DQSL A14 G3 DQSL NC_6 G3 DQSL
DQSL DQSL DQSL
C7 A9 C7 A9 C7 A9 C7 DQSU VSS_1 A9
VSS_1 A9 B3 B7 DQSU VSS_1 B3 B7 DQSU VSS_1 B3 B7 DQSU VSS_1 B3 B7 DQSU VSS_2 B3 E1
VSS_2 E1 DQSU VSS_2 E1 DQSU VSS_2 E1 DQSU VSS_2 E1 E7 VSS_3 G8
VSS_3 G8 E7 VSS_3 G8 E7 VSS_3 G8 E7 VSS_3 G8 D3 DML VSS_4 J2
VSS_4 J2 D3 DML VSS_4 J2 D3 DML VSS_4 J2 D3 DML VSS_4 J2 DMU VSS_5 J8
VSS_5 J8 DMU VSS_6 VSS_5 J8 DMU VSS_6 VSS_5 J8 DMU VSS_5 VSS_6 J8 E3 VSS_6 M1
VSS_6 M1 E3 DQ0 VSS_7 M1 E3 DQ0 VSS_7 M1 E3 DQ0 VSS_7 M1 F7 DQ0 VSS_7 M9
VSS_7 M9 F7 DQ1 VSS_8 M9 F7 DQ1 VSS_8 M9 F7 DQ1 VSS_8 M9 F2 DQ1 VSS_8 P1
VSS_8 P1 F2 DQ2 VSS_9 P1 F2 DQ2 VSS_9 P1 F2 DQ2 VSS_9 P1 F8 DQ2 VSS_9 P9
VSS_9 P9 F8 DQ3 VSS_10 P9 F8 DQ3 VSS_10 P9 F8 DQ3 VSS_10 P9 H3 DQ3 VSS_10 T1
VSS_10 T1 H3 DQ4 VSS_11 T1 H3 DQ4 VSS_11 T1 H3 DQ4 VSS_11 T1 H8 DQ4 VSS_11 T9
VSS_11 VSS_12 T9 H8 DQ5 VSS_12 T9 H8 DQ5 VSS_12 T9 H8 DQ5 VSS_12 T9 G2 DQ6 DQ5 VSS_12
G2 DQ6 G2 DQ6 G2 DQ6 H7 DQ7
H7 DQ7 B1 H7 DQ7 B1 H7 DQ7 B1 VSSQ_1 B1
VSSQ_1 B1 D7 VSSQ_1 B9 D7 VSSQ_1 B9 D7 VSSQ_1 B9 D7 DQ8 VSSQ_2 B9
VSSQ_2 B9 C3 DQ8 VSSQ_2 D1 C3 DQ8 VSSQ_2 D1 C3 DQ8 VSSQ_2 D1 C3 DQ9 VSSQ_3 D1
VSSQ_3 D1 C8 DQ9 VSSQ_3 D8 C8 DQ9 VSSQ_3 D8 C8 DQ9 VSSQ_3 D8 C8 DQ10 VSSQ_4 D8
VSSQ_4 D8 C2 DQ10 VSSQ_4 E2 C2 DQ10 VSSQ_4 E2 C2 DQ10 VSSQ_4 E2 C2 DQ11 VSSQ_5 E2
VSSQ_5 E8 E2 A7 DQ11 VSSQ_5 E8 A7 DQ11 VSSQ_5 E8 A7 DQ11 VSSQ_5 E8 A2 A7 DQ12 VSSQ_6 E8 F9
VSSQ_6 F9 A2 DQ12 VSSQ_6 F9 A2 DQ12 VSSQ_6 F9 A2 DQ12 VSSQ_6 F9 B8 DQ13 VSSQ_7 G1
VSSQ_7 G1 B8 DQ13 VSSQ_7 G1 B8 DQ13 VSSQ_7 G1 B8 DQ13 VSSQ_7 G1 A3 DQ14 VSSQ_8 G9
VSSQ_8 G9 A3 DQ14 VSSQ_8 G9 A3 DQ14 VSSQ_8 G9 A3 DQ14 VSSQ_8 G9 DQ15 VSSQ_9
VSSQ_9 DQ15 VSSQ_9 DQ15 VSSQ_9 DQ15 VSSQ_9
+1.5V_DDR
RVREF_C
C741
R726
0.1uF
1K
1%
R727
1K C742
1% 0.1uF
BRA[0-15]
C754 C702 C704
C755
10uF
0.1uF 0.1uF 1uF
10V
IC105
LGE2122[A2_M13]
+1.5V_DDR
R1 D12
ARDQM0
DDRV_1 ARDQM0
R2 D14
C746 DDRV_2 ARDQS0 ARDQS0
R3 C14
0.1uF ARDQ[0-7]
DDRV_3 ARDQS0 /ARDQS0 ARDQ[0]
R4 B17
DDRV_4 ARDQ0
R5 D10 ARDQ[1]
DDRV_5 ARDQ1
ARDQ[2]
K3 C17
DDRV_6 ARDQ2
ARDQ[3]
C747 R6 C10
DDRV_7 ARDQ3 ARDQ[4]
0.1uF L8 C18
DDRV_8 ARDQ4 ARDQ[5]
M8 B9
DDRV_9 ARDQ5 ARDQ[6]
D17 E18
DDRV_10 ARDQ6
A19 D9 ARDQ[7]
DDRV_11 ARDQ7
J22 C15
TP700 MEMTP ARDQM1 ARDQM1
K22 A13
ARDQS1
TP701 MEMTN ARDQS1
RVREF_A B13
ARDQ[8-15]
ARDQS1 /ARDQS1 ARDQ[8]
B11
ARDQ8 ARDQ[9]
D18 B16
RVREF_A ARDQ9
A11 ARDQ[10]
ARDQ10
ARDQ[11]
A17
ARDQ11
ARDQ[12]
G8 C12
ARCKE
ARCKE ARDQ12 ARDQ[13]
A16
ARDQ13 ARDQ[14]
B5 C11
ARCLK1 ARCLK1 ARDQ14 ARDQ[15]
A5 C16
/ARCLK1 ARCLK1 ARDQ15
B14 A3
ARCLK0 ARCLK0 ARDQM2 ARDQM2
A14 D5
/ARCLK0 ARCLK0 ARDQS2 ARDQS2
C5
/ARDQS2
ARDQS2 ARDQ[16] ARDQ[16-23]
F13 E7
ARODT
ARODT ARDQ16 ARDQ[17]
E13 B2
/ARRAS ARRAS ARDQ17 ARDQ[18]
G13 C8
/ARCAS ARCAS ARDQ18
G15 B1 ARDQ[19]
/ARCS ARCS ARDQ19
ARDQ[20]
H18 A9
/ARWE ARWE ARDQ20
ARDQ[21]
C1
ARDQ21 ARDQ[22]
G16 C9
ARREST
ARRESET ARDQ22 ARDQ[23]
C3
ARDQ23
D15
ARBA0 ARBA0
F9 C6
ARBA1 ARBA1 ARDQM3 ARDQM3
G18 A4
ARBA2 ARBA2 ARDQS3 ARDQS3
B4 ARDQ[24-31]
ARDQS3 /ARDQS3
ARDQ[24]
F15 A1
/ARCSX
ARCSX ARDQ24 ARDQ[25]
B7
ARA[14] ARDQ25 ARDQ[26]
D11 C4
ARA[13] ARA14 ARDQ26 ARDQ[27]
F16 C7
ARA13 ARDQ27
ARA[12] D8 B3 ARDQ[28]
ARA12 ARDQ28
ARA[11] ARDQ[29]
E11 A7
ARA11 ARDQ29
ARA[10] ARDQ[30]
G9 A2
ARA10
ARA[9] ARDQ30 ARDQ[31]
E16 D7
ARA[8] ARA9 ARDQ31
F11
VDD3V3
ARA[7] ARA8
G17
ARA
ARA[6] F10 A20
ARA6 AVDD33_MEMPLL
ARA[5] E17 H9
ARA5 AVSS33_MEMPLL
ARA[4]
E10
ARA4
ARA[3] C700
E15
ARA[2] ARA3 0.1uF
F17
ARA[1] ARA2
G10
ARA[0] ARA1
F18
ARA0
ARA[0-14]
IC105
LGE2122[A2_M13]
RVREF_C
C2 L1
BRDQM0
RVREF_C BRDQM0
H2
BRDQS0
BRDQS0
H1
BRDQ[0-7]
BRDQS0 /BRDQS0 BRDQ[0]
J2 E2
BRCLK0 BRCLK0 BRDQ0
J1 N3 BRDQ[1]
/BRCLK0 BRCLK0 BRDQ1
BRDQ[2]
E1
BRDQ2
BRDQ[3]
N1
BRDQ3
BRDQ[4]
D1
BRDQ4 BRDQ[5]
P1
BRDQ5 BRDQ[6]
L6 D2
BRCKE BRCKE BRDQ6
N2 BRDQ[7]
BRDQ7
E3
BRODT BRODT
L4 H3
/BRRAS BRRAS BRDQM1 BRDQM1
D3 K1
/BRCAS BRDQS1
BRCAS BRDQS1
D4 K2
/BRCS /BRDQS1 BRDQ[8-15]
BRCS BRDQS1 BRDQ[8]
N4
BRDQ8 BRDQ[9]
J4 F2
BRBA0 BRBA0 BRDQ9
M6 M3 BRDQ[10]
BRBA1 BRBA1 BRDQ10
BRDQ[11]
E4 F1
BRBA2 BRBA2 BRDQ11
BRDQ[12]
L2
BRDQ12
BRDQ[13]
K4 F3
/BRWE
BRWE BRDQ13 BRDQ[14]
M4
BRA[15] BRDQ14 BRDQ[15]
J3 G3
BRA[14] BRA15 BRDQ15
P4
BRA14
BRA[13] G5
BRA13
BRA[12]
P6
BRA12
BRA[11]
P5
BRA[10] BRA11
L5
BRA[9] BRA10
F4
BRA[8] BRA9
P3
BRA8
BRA[7] H4
BRA7
BRA[6]
P2
BRA6
BRA[5]
K6
BRA5
BRA[4]
M5
BRA[3] BRA4
K5
BRA[2] BRA3
G6
BRA[1] BRA2
N5
BRA1
BRA[0] E5
BRA0
+1.5V_DDR
B19
DDRV_12
C19
DDRV_13
D19
DDRV_14
E19
DDRV_15
F19
DDRV_16
G19
DDRV_17
F5
DDRV_18
H5
DDRV_19
N8 G4
DDRV_20 BRRESET BRREST
P8
DDRV_21
D13
DDRV_22
E8
DDRV_23
G11
DDRV_24
D20
DDRV_25
E20
DDRV_26
F20
DDRV_27
G20
DDRV_28
R7
DDRV_29
R8
DDRV_30
T5
DDRV_31
T6
DDRV_32
T7
DDRV_33
T8
DDRV_34
2011.12.09
DDR ONE SIDE 12
LGE Internal Use Only