Table of Contents
Advertisement
10-4 Memory (Main PCB)
FROM
DC/DC
DSC_2.5V_1
P3V
P3V
FROM/TO
MML
FA[1-23]
FA[1-23]
FD[0-15]
FD[0-15]
FLASH_nWE
FLASH_nWE
FLASH_RDY
FLASH_RDY
FLASH_nOE
FLASH_nOE
NORFLASH_nCS
NORFLASH_nCS
FROM/TO
MICOM/NOR
DSC_nRESET
DSC_nRESET
Samsung Electronics
IC401
S29PL127J
1107-001641
FA[16]
F7
A15
A16
FA[15]
E7
A14
NCH7
FA[14]
C7
A13
VSSK7
FA[13]
D7 A12
DQ15
FA[12]
F6
A11
DQ7
FA[11]
A10
E6
DQ14
FA[10]
A9
DQ6
C6
FA[9]
D6 A8
DQ13
FA[20]
F5
A19
DQ5
R419
FA[21]
100K
F4
A20
DQ12
FLASH_nWE
C5
WE
DQ4
DSC_nRESET
R422
1K
D5 RESET
VCC
FA[22]
E5
A21
DQ11
R420
100K
D4 WP/ACC
DQ3
FLASH_RDY
RY/BY
DQ10
C4
R421
FA[19]
100K
E4
A18
DQ2
FA[18]
D3 A17
DQ9
FA[8]
C3
A7
DQ1
FA[7]
E3
A6
DQ8
FA[6]
F3
A5
DQ0
FA[5]
D2 A4
OE
FA[4]
A3
C2
VSSK2
FA[3]
A2
CE
E2
FA[2]
F2
A1
A0
H1 VIOH1
VIOF8
A2 NCA2
A22
B2
NCB2
VSSG8
L2
NCL2
NCA8
M2 NCM2
NCB8
A1 NCA1
NCC8
NCB1
NCE8
B1
C1
NCC1
NCH8
D1 NCD1
NCJ8
E1
NCE1
NCK8
F1
NCF1
NCL8
G1 NCG1
NCM8
NCJ1
J1
NCA7
NCK1
NCB7
K1
L1
NCL1
NCL7
M1 NCM1
NCM7
P3V
FA[17]
G7
R417
H7
FROM/TO
100K
MML
K7
FD[15]
SDR_A[0-12]
J7
FD[7]
G6
SDR_DQM[0-1]
FD[14]
H6
SDR_nWE
FD[6]
K6
SDR_RAS
FD[13]
J6
FD[5]
SDR_CAS
G5
FD[12]
SDR_CLK
H5
FD[4]
SDR_CKE
K5
C409
100nF
SDR_nCS
J5
FD[11]
J4
SDR_nCLK
FD[3]
K4
SDR_DQS[0-1]
FD[10]
H4
FD[2]
G4
FD[9]
J3
SDR_D[0-15]
FD[1]
K3
FD[8]
SDR_BA[0-1]
H3
FD[0]
G3
FLASH_nOE
J2
K2
NORFLASH_nCS
H2
FA[1]
G2
F8
FA[23]
D8
G8
R423
100K
A8
B8
R418
100K
C8
E8
H8
J8
K8
L8
M8
A7
B7
L7
M7
This Document can not be used without Samsung's authorization.
SDR_A[12]
A12
H2
SDR_A[11]
A11
J2
SDR_A[10]
A10/AP
SDR_A[0-12]
K8
SDR_A[9]
A09
J3
SDR_DQM[0-1]
A08
SDR_A[8]
K2
SDR_nWE
A07
SDR_A[7]
K3
A06
SDR_RAS
SDR_A[6]
L2
A05
SDR_CAS
SDR_A[5]
L3
SDR_A[4]
A04
SDR_CLK
M2
SDR_A[3]
A03
SDR_CKE
M8
SDR_A[2]
A02
SDR_nCS
L7
SDR_A[1]
A01
SDR_nCLK
L8
SDR_A[0]
A00
K7
SDR_DQS[0-1]
UDM
SDR_DQM[1]
F3
LDM
SDR_DQM[0]
F7
R404
100K
WE
SDR_nWE
R406
G7
100K
SDR_D[0-15]
SDR_RAS
RAS
R403
H7
100K
SDR_BA[0-1]
SDR_CAS
CAS
G8
SDR_CLK
R402
22
CK
G2
SDR_CKE
CKE
H3
R405
100K
SDR_nCS
CS
H8
R401
CK
SDR_nCLK
22
G3
LDQS
SDR_DQS[0]
E7
SDR_DQS[1]
UDQS
E3
VDD
A7
VDD
F8
VDD
M7
C401
VDDQ
A9
VDDQ
100nF
B2
C402
VDDQ
C8
100nF
Schematic Diagrams
SDR_D[15]
DQ15
A2
SDR_D[14]
DQ14
B1
SDR_D[13]
DQ13
B3
SDR_D[12]
DQ12
C1
SDR_D[11]
DQ11
C3
SDR_D[10]
DQ10
D1
SDR_D[9]
DQ09
D3
SDR_D[8]
DQ08
E1
SDR_D[7]
DQ07
E9
SDR_D[6]
DQ06
D7
SDR_D[5]
DQ05
D9
SDR_D[4]
DQ04
C7
SDR_D[3]
DQ03
C9
SDR_D[2]
DQ02
B7
SDR_D[1]
DQ01
B9
SDR_D[0]
DQ00
A8
SDR_BA[1]
BA1
J7
SDR_BA[0]
BA0
J8
R414
NC
F9
1K
R412
C408
VREF
F1
10K/F
100nF
C405
R413
VDDQ
100nF
E8
10K/F
C406
VDDQ
C407
D2
VSS
M3
100nF
100nF
VSS
F2
VSS
A3
VSSQ
E2
VSSQ
D8
VSSQ
C2
VSSQ
B8
VSSQ
A1
10-5
Advertisement
Table of Contents
