Advertisement
IC12000
LG1132-D13
D13_DDR_A[0]
T11
IC_D13
DDR_A[0]
D13_DDR_A[1]
T13
DDR_A[1]
D13_DDR_A[2]
T9
DDR_A[2]
D13_DDR_A[3]
T7
DDR_A[3]
D13_DDR_A[4]
U16
DDR_A[4]
D13_DDR_A[5]
U8
DDR_A[5]
D13_DDR_A[6]
U15
DDR_A[6]
D13_DDR_A[7]
T8
DDR_A[7]
D13_DDR_A[8]
T15
DDR_A[8]
D13_DDR_A[9]
T10
DDR_A[9]
D13_DDR_A[10]
U17
DDR_A[10]
D13_DDR_A[11]
U14
DDR_A[11]
D13_DDR_A[12]
U13
DDR_A[12]
D13_DDR_A[13]
U10
DDR_A[13]
T14
DDR_A[14]
T12
DDR_A[15]
U7
D13_DDR_BA[0]
DDR_BA[0]
T16
D13_DDR_BA[1]
DDR_BA[1]
U11
DDR_BA[2]
D13_DDR_BA[2]
V15
DDR_U_CK
D13_D1_CLK
W15
D13_D1_CLK
DDR_U_CK_N
V6
D13_D0_CLK
DDR_D_CK
W6
D13_D0_CLK
DDR_D_CK_N
U12
DDR_CKE
D13_DDR_CKE
T5
DDR_ODT
D13_DDR_ODT
U5
D13_DDR_RAS
DDR_RAS_N
U6
D13_DDR_CAS
DDR_CAS_N
T6
DDR_WE_N
D13_DDR_WE
U9
DDR_RST_N
D13_DDR_RESET
R12100
240
T17
DDR_ZQ_CALIB
1%
W5
DDR_DQS[0]
D13_DDR_DQS[0]
V5
DDR_DQS_N[0]
D13_DDR_DQS[0]
W7
DDR_DQS[1]
D13_DDR_DQS[1]
Y7
D13_DDR_DQS[1]
DDR_DQS_N[1]
W14
D13_DDR_DQS[2]
DDR_DQS[2]
V14
D13_DDR_DQS[2]
DDR_DQS_N[2]
W16
DDR_DQS[3]
D13_DDR_DQS[3]
Y16
DDR_DQS_N[3]
D13_DDR_DQS[3]
Y8
D13_DDR_DM[0]
DDR_DM[0]
Y5
D13_DDR_DM[1]
DDR_DM[1]
Y17
DDR_DM[2]
D13_DDR_DM[2]
Y14
DDR_DM[3]
D13_DDR_DM[3]
D13_DDR_DQ[0]
W3
DDR_DQ[0]
D13_DDR_DQ[1]
W10
DDR_DQ[1]
D13_DDR_DQ[2]
V2
DDR_DQ[2]
D13_DDR_DQ[3]
V9
DDR_DQ[3]
D13_DDR_DQ[4]
Y2
DDR_DQ[4]
D13_DDR_DQ[5]
Y10
DDR_DQ[5]
D13_DDR_DQ[6]
W2
DDR_DQ[6]
D13_DDR_DQ[7]
V10
DDR_DQ[7]
D13_DDR_DQ[8]
W9
DDR_DQ[8]
D13_DDR_DQ[9]
W4
DDR_DQ[9]
D13_DDR_DQ[10]
V8
DDR_DQ[10]
D13_DDR_DQ[11]
V3
DDR_DQ[11]
D13_DDR_DQ[12]
V7
DDR_DQ[12]
D13_DDR_DQ[13]
Y4
DDR_DQ[13]
D13_DDR_DQ[14]
W8
DDR_DQ[14]
D13_DDR_DQ[15]
V4
DDR_DQ[15]
D13_DDR_DQ[16]
W12
DDR_DQ[16]
D13_DDR_DQ[17]
V18
DDR_DQ[17]
D13_DDR_DQ[18]
V11
DDR_DQ[18]
D13_DDR_DQ[19]
W19
DDR_DQ[19]
D13_DDR_DQ[20]
Y11
DDR_DQ[20]
D13_DDR_DQ[21]
Y19
DDR_DQ[21]
D13_DDR_DQ[22]
W11
DDR_DQ[22]
D13_DDR_DQ[23]
V19
DDR_DQ[23]
D13_DDR_DQ[24]
W18
DDR_DQ[24]
D13_DDR_DQ[25]
W13
DDR_DQ[25]
D13_DDR_DQ[26]
V17
DDR_DQ[26]
D13_DDR_DQ[27]
V12
DDR_DQ[27]
D13_DDR_DQ[28]
V16
DDR_DQ[28]
D13_DDR_DQ[29]
Y13
DDR_DQ[29]
D13_DDR_DQ[30]
W17
DDR_DQ[30]
D13_DDR_DQ[31]
V13
DDR_DQ[31]
THE
SYMBOL MARK OF THIS SCHEMETIC DIAGRAM INCORPORATES
SPECIAL FEATURES IMPORTANT FOR PROTECTION FROM X-RADIATION.
FILRE AND ELECTRICAL SHOCK HAZARDS, WHEN SERVICING IF IS
ESSENTIAL THAT ONLY MANUFATURES SPECFIED PARTS BE USED FOR
THE CRITICAL COMPONENTS IN THE
SYMBOL MARK OF THE SCHEMETIC.
Copyright © 2013 LG Electronics. Inc. All rights reserved.
Only for training and service purposes
HEVC option sheet
D13_DDR_A[0-13]
D13_DDR_A[0-13]
D13_DDR_DQS[0]
D13_DDR_DQS[0]
D13_DDR_DQS[1]
D13_DDR_DQS[1]
D13_DDR_DQ[0-15]
D13_DDR_DQ[0-15]
D13_DDR_DQ[16-31]
VDDC15_D13_DDR
R12102
10K
D13_DDR_RESET
D13_D1_CLK
R12101
100
D13_D1_CLK
IC12100
H5TQ2G63DFR-PBC
D13_DDR0_VREFCA
D13_DDR0_VREFDQ
D13_DDR_A[0]
N3
M8
A0
VREFCA
D13_DDR_A[1]
P7
A1
D13_DDR_A[2]
P3
A2
D13_DDR_A[3]
N2
H1
A3
VREFDQ
D13_DDR_A[4]
P8
A4
D13_DDR_A[5]
P2
A5
D13_DDR_A[6]
R8
L8
A6
ZQ
D13_DDR_A[7]
R2
A7
D13_DDR_A[8]
T8
A8
D13_DDR_A[9]
R3
B2
A9
VDD_1
D13_DDR_A[10]
L7
D9
A10/AP
VDD_2
D13_DDR_A[11]
R7
G7
A11
VDD_3
D13_DDR_A[12]
N7
K2
A12/BC
VDD_4
D13_DDR_A[13]
T3
K8
A13
VDD_5
N1
VDD_6
M7
N9
NC_5
VDD_7
R1
VDD_8
M2
R9
D13_DDR_BA[0]
BA0
VDD_9
N8
D13_DDR_BA[1]
BA1
M3
D13_DDR_BA[2]
BA2
A1
VDDQ_1
J7
A8
D13_D0_CLK
CK
VDDQ_2
K7
C1
D13_D0_CLK
CK
VDDQ_3
K9
C9
D13_DDR_CKE
CKE
VDDQ_4
D2
VDDQ_5
L2
E9
CS
VDDQ_6
K1
F1
D13_DDR_ODT
ODT
VDDQ_7
J3
H2
C12104
D13_DDR_RAS
RAS
VDDQ_8
K3
H9
C12105
D13_DDR_CAS
CAS
VDDQ_9
L3
D13_DDR_WE
WE
J1
NC_1
T2
J9
D13_DDR_RESET
RESET
NC_2
L1
NC_3
L9
NC_4
F3
T7
DQSL
NC_6
G3
DQSL
C7
A9
DQSU
VSS_1
B7
B3
DQSU
VSS_2
E1
VSS_3
E7
G8
D13_DDR_DM[0]
DML
VSS_4
D3
J2
D13_DDR_DM[1]
DMU
VSS_5
J8
VSS_6
D13_DDR_DQ[0]
E3
M1
DQL0
VSS_7
D13_DDR_DQ[1]
F7
M9
DQL1
VSS_8
D13_DDR_DQ[2]
F2
P1
DQL2
VSS_9
D13_DDR_DQ[3]
F8
P9
DQL3
VSS_10
D13_DDR_DQ[4]
H3
T1
DQL4
VSS_11
D13_DDR_DQ[5]
H8
T9
DQL5
VSS_12
D13_DDR_DQ[6]
G2
DQL6
D13_DDR_DQ[7]
H7
DQL7
B1
VSSQ_1
D13_DDR_DQ[8]
D7
B9
DQU0
VSSQ_2
D13_DDR_DQ[9]
C3
D1
DQU1
VSSQ_3
D13_DDR_DQ[10]
C8
D8
DQU2
VSSQ_4
D13_DDR_DQ[11]
C2
E2
DQU3
VSSQ_5
D13_DDR_DQ[12]
A7
E8
DQU4
VSSQ_6
D13_DDR_DQ[13]
A2
F9
DQU5
VSSQ_7
D13_DDR_DQ[14]
B8
G1
DQU6
VSSQ_8
D13_DDR_DQ[15]
A3
G9
DQU7
VSSQ_9
VDDC15_D13_DDR
D13_DDR_CKE
D13_DDR0_VREFCA
R12108
10K
D13_D0_CLK
R12103
100
D13_D0_CLK
D13_DDR_A[0-13]
D13_DDR_A[0]
D13_DDR_A[1]
D13_DDR_A[2]
D13_DDR_A[3]
D13_DDR_A[4]
D13_DDR_A[5]
R12109
240
D13_DDR_A[6]
VDDC15_D13_DDR
D13_DDR_A[7]
1%
D13_DDR_A[8]
D13_DDR_A[9]
D13_DDR_A[10]
D13_DDR_A[11]
D13_DDR_A[12]
D13_DDR_A[13]
D13_DDR_BA[0]
D13_DDR_BA[1]
D13_DDR_BA[2]
D13_D1_CLK
D13_D1_CLK
D13_DDR_CKE
D13_DDR_ODT
0.1uF
D13_DDR_RAS
0.1uF
D13_DDR_CAS
D13_DDR_WE
D13_DDR_RESET
D13_DDR_DQS[2]
D13_DDR_DQS[2]
D13_DDR_DQS[3]
D13_DDR_DQS[3]
D13_DDR_DM[2]
D13_DDR_DM[3]
D13_DDR_DQ[16-31]
D13_DDR_DQ[16]
D13_DDR_DQ[17]
D13_DDR_DQ[18]
D13_DDR_DQ[19]
D13_DDR_DQ[20]
D13_DDR_DQ[21]
D13_DDR_DQ[22]
D13_DDR_DQ[23]
D13_DDR_DQ[24]
D13_DDR_DQ[25]
D13_DDR_DQ[26]
D13_DDR_DQ[27]
D13_DDR_DQ[28]
D13_DDR_DQ[29]
D13_DDR_DQ[30]
D13_DDR_DQ[31]
VDDC15_D13_DDR
VDDC15_D13_DDR
D13_DDR0_VREFDQ
D13_DDR1_VREFCA
IC12101
D13_DDR1_VREFCA
H5TQ2G63DFR-PBC
D13_DDR1_VREFDQ
N3
M8
A0
VREFCA
P7
A1
P3
A2
N2
H1
A3
VREFDQ
P8
A4
P2
R12114
A5
240
R8
L8
A6
ZQ
R2
1%
A7
T8
A8
R3
B2
VDDC15_D13_DDR
A9
VDD_1
L7
D9
A10/AP
VDD_2
R7
G7
A11
VDD_3
N7
K2
A12/BC
VDD_4
T3
K8
A13
VDD_5
N1
VDD_6
M7
N9
NC_5
VDD_7
R1
VDD_8
M2
R9
BA0
VDD_9
N8
BA1
M3
BA2
A1
VDDQ_1
J7
A8
CK
VDDQ_2
K7
C1
CK
VDDQ_3
K9
C9
CKE
VDDQ_4
D2
VDDQ_5
L2
E9
CS
VDDQ_6
K1
F1
ODT
VDDQ_7
J3
H2
0.1uF
C12106
RAS
VDDQ_8
K3
H9
0.1uF
C12107
CAS
VDDQ_9
L3
WE
J1
NC_1
T2
J9
RESET
NC_2
L1
NC_3
L9
NC_4
F3
T7
DQSL
NC_6
G3
DQSL
C7
A9
DQSU
VSS_1
B7
B3
DQSU
VSS_2
E1
VSS_3
E7
G8
DML
VSS_4
D3
J2
DMU
VSS_5
J8
VSS_6
E3
M1
DQL0
VSS_7
F7
M9
DQL1
VSS_8
F2
P1
DQL2
VSS_9
F8
P9
DQL3
VSS_10
H3
T1
DQL4
VSS_11
H8
T9
DQL5
VSS_12
G2
DQL6
H7
DQL7
B1
VSSQ_1
D7
B9
DQU0
VSSQ_2
C3
D1
DQU1
VSSQ_3
C8
D8
DQU2
VSSQ_4
C2
E2
DQU3
VSSQ_5
A7
E8
DQU4
VSSQ_6
A2
F9
DQU5
VSSQ_7
B8
G1
DQU6
VSSQ_8
A3
G9
DQU7
VSSQ_9
VDDC15_D13_DDR
D13_DDR1_VREFDQ
LGE Internal Use Only
Hide quick links:
Advertisement
