MSI P45 Neo3 Series Manual page 177

DIMM1~4 Memory SPD Infromation（内存速度信息）
此项显示当前 D I MM 内存速度当前状态信息, 比如内存型号, 最大带宽, 厂商, 零件号码,
序列号,SDRAM周期,DRAM TCL, DRAM TRCD, DRAM TRP, DRAM TRAS, DRAM
TRFC, DRAM TW R, DRAM TW TR, DRAM TRRD 和 DRAM TRTP。只读。
CAS Latency(CL)（CAS 延迟）
此项控制行位址信号（CAS）延迟，即在 SDRAM 接收读取指令后，开始进行读取前
的延迟时间（在时钟周期内）。
tRCD
在DRAM 重置时，列和栏位置是分开处理的。此项设定列位址 (RAS)到行位址(CAS)和
信号之间的延迟时间。时序数越少，DRAM 的效能越好。
tRP
此项控制列位址 (RAS)预充电的时序。若无足够时间，让列位址在DRAM更新之前预
充电，更新可能会不完全，而且 DRA M 可能漏失资料。此项仅适用于系统安装同步动
态随机存取内存时。
tRAS
此项指定 RAS 由读取到写入内存所需时间。
1N/2N Memory Timing（1N/2N 内存时钟）
此项控制SDRAM com mand rate. 选择 [1N] 使SDRAM信号控制器运行在 1N
(N=clock cycles) rate. 选择 [2N] 使SDRAM信号控制器运行在 2N rate。
Advance Memory Setting（高级内存设定）
设定为 [Auto] 通过BIOS自动控制高级自动内存时钟周期。设定为 [Manual] 允许您设
定高级内存时钟。
TRFC
当 Adcance Memory Setting 设置为 [Manual],此项可用。此行循环时间决定了内存
行开始完成一个周期所需要的最小循环时钟数。
TWR
当 Adcance Memory Setting设置为 [Manual],此项可用。最后一次写操作和下一次读
操作之间的最小时间间隔，允许感觉线路恢复核心数据。
TWTR
当 Adcance Memory Setting 设置为 [Manual],此项可用。最后一次有效写操作和下
一次读操作之间的最小时间间隔。允许I / O在读命令开始前超速感觉线路。
TRRD
当 Adcance Memory Setting 设置为 [Manual],此项可用。在不同的banks中指定 ac-
tive-to-active 延迟。
TRTP
当 Adcance Memory Setting 设置为 [Manual],此项可用。最后一次有效写操作和下
一次读操作之间的最小时间间隔。允许I / O在读命令开始前超速感觉线路。
Sc-31