Table of Contents
Advertisement
7. CIRCUIT DIAGRAM
1
2
3
A
SDRAM_DATA(0:31)
TP300
U4
SDRAM_DATA(0)
DQ0
SDRAM_DATA(1)
T4
DQ1
SDRAM_DATA(2)
T5
DQ2
SDRAM_DATA(3)
V5
DQ3
SDRAM_DATA(4)
U5
DQ4
SDRAM_DATA(5)
T6
DQ5
SDRAM_DATA(6)
V6
DQ6
SDRAM_DATA(7)
U7
DQ7
SDRAM_DATA(8)
T9
DQ8
SDRAM_DATA(9)
T10
DQ9
SDRAM_DATA(10)
V10
DQ10
SDRAM_DATA(11)
T11
DQ11
SDRAM_DATA(12)
U11
DQ12
B
SDRAM_DATA(13)
V11
DQ13
SDRAM_DATA(14)
T12
DQ14
SDRAM_DATA(15)
U12
DQ15
P3
SDRAM_DATA(16)
DQ16
SDRAM_DATA(17)
R3
DQ17
SDRAM_DATA(18)
P4
DQ18
SDRAM_DATA(19)
R4
DQ19
SDRAM_DATA(20)
P5
DQ20
SDRAM_DATA(21)
R5
DQ21
SDRAM_DATA(22)
P6
DQ22
SDRAM_DATA(23)
R6
DQ23
SDRAM_DATA(24)
P9
DQ24
SDRAM_DATA(25)
P10
DQ25
SDRAM_DATA(26)
R10
DQ26
P11
SDRAM_DATA(27)
DQ27
SDRAM_DATA(28)
R11
DQ28
SDRAM_DATA(29)
P12
DQ29
SDRAM_DATA(30)
R12
DQ30
SDRAM_DATA(31)
R13
DQ31
U8
TP311
SDRAM_DQM(0)
DQM0
T8
SDRAM_DQM(1)
DQM1
V7
SDRAM_DQM(2)
DQM2
U9
C
SDRAM_DQM(3)
DQM3
EBI2_DATA(0:7)
M11
EBI2_DATA(0)
TP312
IO1
EBI2_DATA(1)
M13
IO2
EBI2_DATA(2)
L10
IO3
EBI2_DATA(3)
L12
IO4
EBI2_DATA(4)
J9
IO5
EBI2_DATA(5)
H12
IO6
H10
EBI2_DATA(6)
IO7
EBI2_DATA(7)
G12
IO8
A1
NC1
A2
NC2
A3
NC3
A4
NC4
A11
NC5
A12
NC6
A13
NC7
A14
NC8
B1
NC9
B2
NC10
B3
NC11
B4
NC12
B11
NC13
D
B12
NC14
B13
NC15
B14
NC16
C1
NC17
C2
NC18
C5
NC19
C13
NC20
C14
NC21
D1
NC22
D14
NC23
E1
NC24
E7
NC25
E8
NC26
E9
NC27
E10
NC28
E11
NC29
E
1
2
LGIC(42)-A-5505-10:01
4
5
MEMORY (1G NAND : 512M SDRAM)
C3
TP301
A0
D3
A1
E3
A2
E2
A3
D12
A4
C12
A5
D11
A6
C11
A7
D10
A8
C10
A9
E4
A10
D9
A11
C9
A12
L6
_WPN
K6
_WEN
D5
TP302
_RAS
D6
TP303
_WED
E6
TP304
_CAS
C8
CLK
E5
TP305
_CS0
D7
_CS1
M3
TP306
ALE
M4
TP307
CLE
M9
_CEN
M10
TP308
_REN
M2
R__BN
D8
TP309
CKE
C4
TP310
BA0
D4
BA1
C7
VCCD1
D2
VCCD2
D13
VCCD3
U300
V3
VCCD4
V8
VCCD5
TY9000AC00COGG
V12
VCCD6
V4
VCCQD1
V9
VCCQD2
K12
VCCN2
C6
VSS1
F7
VSS2
G2
VSS3
G13
VSS4
L13
VSS5
P2
VSS6
P13
VSS7
R8
VSS8
U2
VSS9
U6
VSS10
U10
VSS11
U13
VSS12
K3
NC71
K4
NC72
K5
NC73
K9
NC74
K10
NC75
K11
NC76
K13
NC77
K14
NC78
L1
NC79
L2
NC80
L3
NC81
L4
NC82
L5
NC83
L9
NC84
L11
NC85
L14
NC86
M5
NC87
M6
NC88
M12
NC89
N2
NC90
3
4
5
- 137 -
6
7
8
USIM_P_DATA
SDRAM_ADDR(0:12)
SDRAM_ADDR(0)
SDRAM_ADDR(1)
SDRAM_ADDR(2)
SDRAM_ADDR(3)
SDRAM_ADDR(4)
SDRAM_ADDR(5)
SDRAM_ADDR(6)
SDRAM_ADDR(7)
SDRAM_ADDR(8)
SDRAM_ADDR(9)
SDRAM_ADDR(10)
SDRAM_ADDR(11)
SDRAM_ADDR(12)
RESOUT_N
EBI2_WE_N
R301
SDRAM_RAS_N
SDRAM_WE_N
100K
SDRAM_CAS_N
SDRAM_CLK
VREG_MSMP_2.7V
SDRAM_CS_N(0)
NAND_ALE
NAND_CLE
NAND_CS_N
EBI2_OE_N
NAND_READY
SDRAM_CLK_EN
SDRAM_ADDR(13)
SDRAM_ADDR(14)
VREG_MSME_1.8V
R304
VREG_MSMP_2.7V
0
USB_D+
USB_D-
USB_VBUS
VBATT
PM_ON_SW_N
UART_TXD
UART_RXD
OJ300
Section
Date
Sign & Name
06/29/2006
Designer
Checked
Approved
LG Electronics Inc.
9
10
USIM
A
R300
4.7K
J300
4
1
GND
VCC
VREG_USIM_2.85V
5
2
VPP
RST
USIM_P_RST_N
6
3
I_O
CLK
USIM_P_CLK
1-1705300-6
B
JTAG
CN300
1
20
2
19
3
18
4
17
5
16
6
15
7
14
8
13
9
12
10
11
AXK820145WG
C
CTS
12
RTS
11
DSR
10
NC4
UTXD
9
NC3
URXD
8
NC2
PWR
7
VBAT
VBAT
6
ON_SW
ON_SW
5
NC1
UFLS
4
TX
TX
3
RX
RX
2
GND
GND
1
2.5G
3G
UART
D
OJ301
OJ302
OJ303
Sheet/
Sheets
MODEL
D2
3/6
DRAWING
MEMORY & SIM
NAME
DRAWING
Rev_1.0
NO.
LG Electronics Inc.
Advertisement
Table of Contents
Troubleshooting
