Table of Contents
Advertisement
MAIN BOARD - CIRCUIT DIAGRAM
1
2
3
A
+core
2475
+3.3V
100n
2491
100n
B
7480
TMS320DA150GGU
A1
DVSS9
CVSS1
B1
AD22
A22
2483
3483
C2
CVSS2
+3.3V
15R
100n
C1
DVDD1
3.2V
D4
A10
AD10
C
D3
HD7
MUTE
D2
A11
AD11
D1
A12
AD12
E4
AD13
A13
E3
AD14
A14
E2
A15
AD15
1.5V
E1
CVDD1
+core
D
F4
HAS_
F3
DVSS1
F2
CVSS3
F1
1.5V
CVDD2
+core
G2
HCS_
G1
HR-W_
G3
READY
E
G4
PS_
nPS
H1
to 7482,pin26
DS_
H2
IS_
3489
H3
R-W_
nRW
to 7481,pin17
100R
3490
H4
MSTRB_
nMSTRB
to 7483,pin1&15
100R
J1
+3.3V
IOSTRB_
J2
MSC_
F
CD10_RESET
J3
XF
J4
HOLDA_
K1
IAQ_
3494
3.2V
K2
HOLD_
+3.3V
15R
K3
BIO_
L1
MP-MC_
L2
DVDD2
G
L3
CVSS4
BDR1
M1
M2
from/ to
CONTROL - PART
3462
MDCL
150R
MDL
H
MDDA
TO CD-PART
I
RESET
X...COMPONENT ONLY PROVIDED (NOT IN USE)
1
2
3
4 - 3
4
5
6
+1.5V
+3.3V
2490
+core
22u
2489
2481
100n
100n
DSP
#........TMS320VC5410
,&........TMS320VC5406
*
+3.3V
3499
F485
+core
15R
3.2V
1.5V
4
5
6
7
8
9
7481
+3.3V
K4S641632C
49
3.2V
2 DQ0
DD0
4 DQ1
DD1
LWE
5 DQ2
DD2
7 DQ3
DD3
LDQM
8 DQ4
DD4
10 DQ5
DD5
A19
B12
11 DQ6
AD18
DD6
A18
B13
13 DQ7
A17
AD17
DD7
C11
42
DQ8
DVSS7
DD8
C12
44
DQ9
A16
AD16
DD9
C13
45
DQ10
D5
DD5
DD10
D11
47
DQ11
D4
DD4
DD11
D12
48
DQ12
D3
DD3
DD12
D13
50
DQ13
D2
DD2
DD13
E10
51
DQ14
D1
DD1
DD14
E11
53
DQ15
D0
DD0
DD15
E12
3.1V
RS_
DSP_CLK
16.9MHz
E13
36
X2-CLKIN
NC
LWCBR
3458
F10
40
NC|RFU
X1
from
10K
F11
CD PART
HD3
SILD
3461
F12
CLKOUT
560R
F13
DVSS6
G10
HPIENA
VSSQ
+core
G11
1.5V
CVDD5
52
46
12
F493
G13
CVSS8
GND
F480
G12
TMS
TMS
F481
H13
TCK
TCK
F482
AD16
H12
TRST_
TRST
F483
7482
H11
TDI
TDI
AD15
1
F484
A15
H10
TDO
TDO
AD14
2
F486
A14
J13
EMU1-OFF_
EMU1
AD13
3
F488
A13
J12
EMU0
4
AD12
EMU0
A12
J11
TOUT
5
AD11
3457
SCL
A11
J10
HD2
AD10
6
100R
A10
K13
HP|16
AD9
7
A9
K12
CLKMD3
AD8
8
A8
K11
CLKMD2
+3.3V
9
NC
K10
CLKMD1
F494
10
NC
L13
DVSS5
11
WE
3.2V
3497
+3.3V
L12
DVDD4
3496
12
15R
RESET
M13
BDX1
3K3
13
BFSX1
NC
N13
14
DVSS4
NC
15
RY|BY
16
AD18
A18
AD17
17
+core
A17
AD7
18
A7
AD6
19
A6
20
AD5
A5
21
AD4
A4
AD3
22
A3
AD2
23
A2
AD1
24
A1
AD0
7
8
9
4 - 3
10
11
12
DSP PART - D60
3480
+3.3V
F491 10R
43
9
3
27
14
1
VDDQ
VDD
BA0
20
AD12
BANK
BA1 21
AD13
SELECT
DATA INPUT
A0 23
AD0
REGISTER
A1 24
AD1
A2 25
AD2
A3 26
AD3
1M x 16
A4
29
AD4
1M x 16
A5 30
AD5
1M x 16
A6 31
AD6
1M x 16
3.2V
7484-A
A7 32
14
AD7
A8 33
5
4
AD8
COLUMN
A9 34
AD9
3
DECODER
A10|AP
22
2
AD10
A11 35
6
1
LATENCY &
AD11
BURST LENGTH
LCKE
CLK 38
7
PROGRAMMING
LRAS
CKE 37
CKE
74LCX74T
REGISTER
CS_ 19
LCBR
RAS_
18
AD18
LWE
CAS_
17
AD17
7484-B
WE_
16
14
nRW
UDQM
39
9
10
DQM
LDQM 15
11
LQDM
VSS
12
6
54
41
28
8
13
7
74LCX74T
Am29LV800B
48
A16
FLASH
3.2V
3493
47
+3.3V
BYTE
10R
46
VSS
45
DD15
DQ15|A-1
SDRAM_CS
44
DD7
DQ7
43
DD14
DQ14
42
DD6
DQ6
41
DD13
DQ13
40
DD5
DQ5
39
DD12
DQ12
38
DD4
DQ4
Flash
37
VDD
EPROM
14
36
DD11
1
DQ11
3
7485-A
35
DD3
14
2
DQ3
4
34
OE
6
DD10
7
DQ10
7485-B
5
74HC00D
33
DD2
DQ2
7
74HC00D
32
DD9
DQ9
31
DD1
14
DQ1
14
9
30
DD8
8
12
nMSTRB
DQ8
7485-C
10
11
WE
29
7485-D
13
DD0
DQ0
7
74HC00D
28
7
74HC00D
OE
27
VSS
3498
26
CS
nPS
47R
25
from 7480, pin20
A0
10
11
12
2475 B2
13
14
2476 G13
2479 A10
2480 A10
2481 B4
2482 C14
2483 C2
2484 B7
2485 G1
A
2486 G11
2487 G7
2488 H5
2489 B4
2490 A4
2491 B2
2492 D1
2493 D1
2494 H4
2495 H7
2496 E8
2497 D8
B
2498 G9
2499 A11
3415 H3
3456 H5
3457 F8
3458 D8
3459 E8
F492
+3.3V
3481
3460 F8
3461 D7
10R
3462 H2
3466 H5
3467 H4
C
3468 H4
3476 F8
3477 F7
3478 G1
16
7483-B
3479 G13
12
14
3480 A11
VCC
0
0
3481 C14
0
11
G
13
3
1
1
3482 A4
10
3483 C1
2
3484 A6
74LVC139
9
15
3485 F1
3
nMSTRB
GND
D
3489 E1
from 7480, pin24
8
3490 F1
3493 F11
3494 F1
3496 G8
3497 G8
3498 I11
3499 H5
5401 A5
7480 B2
7481 A9
7482 E10
E
7483-A F13
7483-B C13
7484-A C13
7484-B D12
7485-A G12
7485-B H12
7483-A
16
7485-C H12
4
2
7485-D H12
VCC
0
0
0
F480 E7
G
5
3
3
1
1
F481 E7
6
F482 E7
2
F483 E7
F
7
1
nMSTRB
F484 F7
3
GND
F485 H3
8
74LVC139
F486 F7
F488 F7
F491 A11
F492 C14
F493 E7
F494 G8
G
3479
+3.3V
10R
nRW
from 7480, pin23
H
I
13
14
Advertisement
Table of Contents
