Table of Contents
Advertisement
Page 22
2.9
PCIe Carrier Connectors
2.9.6
PMC P14 Signal
GND
P4_LVDS_DATA_N12
P4_LVDS_DATA_N0
P4_LVDS_DATA_N13
P4_LVDS_DATA_N1
P4_LVDS_DATA_N14
P4_LVDS_DATA_N2
P4_LVDS_DATA_N15
P4_LVDS_DATA_N3
P4_LVDS_DATA_N16
P4_LVDS_DATA_N4
P4_LVDS_DATA_N17
P4_LVDS_DATA_N5
P4_LVDS_DATA_N18
P4_LVDS_DATA_N6
P4_LVDS_DATA_N19
P4_LVDS_DATA_N7
P4_LVDS_DATA_N20
P4_LVDS_DATA_N8
P4_LVDS_DATA_N21
P4_LVDS_DATA_N9
P4_LVDS_DATA_N22
P4_LVDS_DATA_N10
P4_LVDS_DATA_N23
P4_LVDS_DATA_N11
No connect
GND
Rev.: 2.5
(continued)
GPIO Connector (Option 104)
A 68−pin connector on the back edge of the 7807 PCB, labeled J5 on the
PCB, provides I/O from the PMC P14 connector, described in
Cables of various lengths with the mating connector are available: Pentek
Model 2147. The mating connector alone is Model 2147−999. The following
table identifies the 71741 FPGA LVDS signals on this connector.
Table 2−7: GPIO Connector Pins
Pin
B1
B2
B3
B4
B5
B1
B6
B2
B3
B7
B4
B8
B5
B6
B9
B7
B10
B8
B11
B9
B10
B12
B11
B13
B12
B14
B13
B14
B15
B15
B16
B16
B17
B17
B18
B18
B19
B19
B20
B21
B20
B22
B21
B23
B22
B24
B25
B23
B26
B24
B27
B25
B28
B29
B26
B30
B27
B31
B28
B32
B33
B29
B34
B30
B31
B32
B33
B34
Pentek Model 7874 1 I n s t a ll at io n M a n ua l
Pin
A1
A2
A3
A4
A5
A1
A6
A2
A3
A7
A4
A8
A5
A6
A9
A7
A10
A8
A11
A9
A10
A12
A11
A13
A12
A14
A13
A14
A15
A15
A16
A16
A17
A17
A18
A18
A19
A19
A20
A21
A20
A22
A21
A23
A22
A24
A25
A23
A26
A24
A27
A25
A28
A29
A26
A30
A27
A31
A28
A32
A33
A29
A34
A30
A31
A32
A33
A34
Section
2.9.5.
PMC P14 Signal
GND
P4_LVDS_DATA_P12
P4_LVDS_DATA_P0
P4_LVDS_DATA_P13
P4_LVDS_DATA_P1
P4_LVDS_DATA_P14
P4_LVDS_DATA_P2
P4_LVDS_DATA_P15
P4_LVDS_DATA_P3
P4_LVDS_DATA_P16
P4_LVDS_DATA_P4
P4_LVDS_DATA_P17
P4_LVDS_DATA_P5
P4_LVDS_DATA_P18
P4_LVDS_DATA_P6
P4_LVDS_DATA_P19
P4_LVDS_DATA_P7
P4_LVDS_DATA_P20
P4_LVDS_DATA_P8
P4_LVDS_DATA_P21
P4_LVDS_DATA_P9
P4_LVDS_DATA_P22
P4_LVDS_DATA_P10
P4_LVDS_DATA_P23
P4_LVDS_DATA_P11
No connect
GND
Advertisement
Table of Contents
