Integra DTR-7.3 Service Manual page 22

A
QQ
3 7 63 1515 0
SCHEMATIC DIAGRAM 10-2
1
Main Memory
Q603
21 DQ15 53 D31
BS1
20 DQ14 51 D30
BS0
DQ13 50 D29
0
36 DQ12 48 D28
A12/NC
35 DQ11 47 D27
A11
04 22 DQ10 45 D26
A10
34 DQ 9 44 D25
A9
33 DQ 8 42 D24
A8
32
A7
31 DQ 7 13 D23
A6
30 DQ 6 11 D22
A5
29 DQ 5 10 D21
A4
26 DQ 4 8 D20
A3
25 DQ 3 7 D19
A2
24 DQ 2 5 D18
A1
23 DQ 1 4 D17
A0
DQ 0 2 D16
CS 19
CS
18
RAS
17
CAS
16
WE
38
CLK
37 40
CK E NC
+3.3V
39
UDQM
15
LDQM
3.3V
49
2
VccQ3
43
VccQ2
27 9
Vcc2 VccQ1
14 3
Vcc1 VccQ0
1
Vcc0
52
VssQ3
54 46
Vss2 VssQ2
41 12
Vss1 VssQ1
28 6
Vss0
VssQ0
Q608
21 53 D15
BS1 DQ15
20 51 D14
BS0 DQ14
50 D13
DQ13
0 36 48 D12
A12/NC DQ12
35 47 D11
A11 DQ11
22 45 D10
A10 DQ10
34 DQ 9 44 D9
A9
33 DQ 8 42 D8
A8
32
A7
31 DQ 7 13 D7
A6
30 DQ 6 11 D6
A5
29 DQ 5 10 D5
A4
26 DQ 4 8 D4
A3
25 DQ 3 7 D3
A2
24 DQ 2 5 D2
A1
23 DQ 1 4 D1
A0
TE
DQ 0 2 D0
L 13942296513
+3.3V
19
3 18
RAS
17
CAS
16
WE
38
CLK
37 40
CK E NC
+3.3V
39
UDQM
15
LDQM
3.3V
49
VccQ3
43
VccQ2
27 9
Vcc2 VccQ1
14 3
Vcc1 VccQ0
1
Vcc0
52
VssQ3
54 46
Vss2 VssQ2
41 12
Vss1 VssQ1
28 6
Vss0 VssQ0
XWE
XOE
XLANCS
XFLASHCS
LANRESET
4
3.3V
+3.3V
+3.3V
ion from 1601.
LANRESET
www
XDACS
DIGDO
5
DIGC L
XDARST
XPOR)
XRESET
.
http://www.xiaoyu163.com
Net-tune circuit section
Program Flash ROM
+3.3V
Q604
A21 10 D15 45 D15
A20
A20 9 D14 43 D14
A19
A19 16 D13 41 D13
A18
A18 17 D12 39 D12
A17
A17 48 D11 36 D11
A16
A16 1 D10 34 D10
A15
A15 2 D9 32 D9
A14
A14 3 D8 30 D8
A13
A13 4
A12
A12 5 D7 44 D7
A11
A11 6 D6 42 D6
A10
A10 7 D5 40 D5
A9
A9 8 D4 38 D4
A8
A8 18 D3 35 D3
A7
A7 19 D2 33 D2 D15
A6
A6 20 D1 31 D1 D14
A5
A5 21 D0 29 D0 D13
A4
+3.3V +3.3V
A4 22 D12
A3
A3 23 D11
A2
A2 24 NC 13 D10
A1
A1 25 D9
A0
D8
BY TE 47 D7
15 D6
RY /BY
WP/ACC 14 D5
XW E 11 D4
WE
XOE 28 D3
OE
XFLASHCS 26 RESET 12 D2
CE
D1
D0
+3.3V
XWE
XOE
XLANCS
LANINT
EXPRDY
LANRESET
+3.3V
L606
BLM21P221SG
1
TC7W14FK
COM 2_TXD
COM 2_RXD
XDACS
DIGDO
DIGCL
XDARST
(XPOR)
x ao
y
i
http://www.xiaoyu163.com
B
8
+3.3V
+3.3V
R601 100_1%
R553 100_1%
R555 27K_5%
60 91
SA19 RXD+
59
SA18
58
SA17
54
SA16
53 92
SA15 RXD-
Q616
52
SA14
51
SA13
50
R605
SA12
48
8.2_1%
SA11
47 87
SA10 TXD+
46
SA9
45
SA8
44
SA7
43 88
SA6 TXD-
42
SA5 R607
41
SA4
83 8.2_1%
+
DO
A3 40
SA3
A2 39
SA2
84
-
DO
A1 38
SA1
37
SA0
81
-
CI
18
SD15
82
+
19 CI
SD14
20
SD13 79
-
DI
21
SD12
24
SD11
80
+
DI
25
SD10
26
SD9
27
SD8
74 BSTS / HCI 78
SD7
73
SD6
72 17
SD5 CSOUT
71
SD4
68
SD3
67
SD2
66
SD1
65
SD0
3
EECS
6
EEDIN
7 5
CHIPSEL EEDOUT
2 4
ELCS EESK
28
MEMW
29
MEMR
62
IOW
61
IOR
49
REFRESH
36
SBHE
63
AEN
34
MEMCS16
33 77
IOCS16 SLEEP
32
INTRQ0
99
LINKLED
64 100
IOCHRDY LANLED
35
INTRQ3
30
INTRQ2
31 Q Q 93
INTRQ1 RES
75
3 6 7 1 3
RESET
+3.3V
11 76
DMARQ2 TEST
12
DMACK2
13
DMARC1
14
DMACK1
15 97
DMARQ0 XTAL1
16 98
DMACK0 XTAL2
+3.3V
L605
BLM21P221SG
7 6 2
Q618A
Q618C
+5.6V
TC7W14FK
D601
1SS352
Q609C
TC7W14FK
6 2 3 5
COM 2_TXD
Q618B
TC7W14FK
R654
4.7K
CO M2 _RXD
(XPOR)
XTRST
TDI
TM S
TXCLK
u163
.
C
2 9 9 4 2 8
(NETWORK SECTION)
10BaseT EtherNet
P601
7
R602 100_1%
6
R554 100_1%
R556 27K_5%
8
1
3
2
4
+3.3V
5
R619
150
9
+3.3V 10
R624
12
150
11
+3.3V
Q606
6
1
CS NC
4
DO
3
DI
7
2
SK DC
93LC46B
+3.3V
MAC Address
E2ROM
R642
10K_1%
1 5 0 5 8 2 9 9 4
R698
10K_1%
R699
2.7M_5%
X602
20MHz
Delete C656 and C657 to stabilize the oscillation from 1601.
XDACS
DIGDO
DIGC L
XDARST
COM 2_TXD (0-5V)
COM 2_RXD (0-5V)
R561
0
XPOR
XDACS
DSPDA
DSPCL
XDARST
NETTX
NETRX
NPOWE R
R684
+3.3V
4.7K
XTRST
TDI
TM S
TXCLK
U2
m
co
NADG-7662
DTR-7.3
D
9 9
VAL
2 8 9 9
+5.6V
13
12
11
10
9
8
7
6
5
+5VNET 4
3
2
1
P604B
GNDDSP