Table of Contents
Advertisement
Available languages
Available languages
[Manual] eingestellt, können Sie den DRAM Tim ing anpassen
CAS Latency(CL)
Lautet die Einstellung unter DRAM Timing [Manual], können Sie hier die DRAM
Timing angeben. Hier wird die Verzögerung im Timing (in Taktzyklen)
eingestellt, bevor das SDRAM einen Lesebefehl nach dessen Erhält auszuführen
beginnt.
tRCD
Lautet die Einstellung unter DRAM Timing [Manual], können Sie hier die DRAM
Timing angeben. W enn DRAM erneuert wird, werden Reihen und Spalten
separat adressiert. Gestattet es, die Anzahl der Zyklen der Verzogerung im
Timing einzustellen, die zwischen den CAS und RAS Abtastsignalen liegen, die
verwendet werden, wenn der DRAM beschr ieben, ausgelesen oder aufgef rischt
wird. Eine hohe Geschwindigkeit fuhrt zu hoherer Leistung, während langsamere
Geschwindigkeiten einen stabileren Betrieb bieten.
tRP
Lautet die Einstellung unter DRAM Timing [Manual], können Sie hier die DRAM
Timing angeben. Legt die Anzahl der Taktzyklen fest, die das
Reihenadressierungssignal (Row Address Strobe - RAS) für eine Vorladung
bekommt. W ird dem RAS bis zur Auffrischung des DRAM nicht genug Zeit zum
Aufbau seiner Ladung gegeben, kann der Refresh unvollstandig ausfallen und
das DRAM Daten verlieren. Dieser Menüpunkt ist nur relevant, wenn synchroner
DRAM verwendet wird.
tRAS
W enn das DRAM TIMING auf [Manual] einstellt, stellt diese Einstellung das
Nehmen der Zeit RAS fest, um von zu lesen und zu einer Speicherzelle zu
schreiben.
tRTP
Lautet die Einstellung unter DRAM Timing [Manual], können Sie hier die DRAM
Tim ing angeben. Legt die Pausenzeit zwischen ein Lesen Befehl und einem
Vorladung Befehl.
tRC
Lautet die Einstellung unter DRAM Timing [Manual], können Sie hier die DRAM
Tim ing angeben. Die Reihe Taktzyklen Option spezifiziert die Mindestdauer der
Taktgeberzyklen. Die Speicherreihe einen vollen Zyklus Zeit braucht, von der
Reihe Aktivierung bis zu Precharge der aktiven Reihe fest.
tWR
Lautet die Einstellung unter DRAM Timing [Manual], können Sie hier die DRAM
Timing angeben. Unter dieser Optionlegen Sie die W R-Verzögerung (in den
Taktgeberzyklen) fest. Dieses Verzögerung muss garantieren, dass Daten in den
schreibenpuffern werden können zu den Speicherzellen geschrieben, bevor Vor-
Aufladung auftritt.
tRRD
Lautet die Einstellung unter DRAM Timing [Manual], können Sie hier die DRAM
Timing angeben. Diese Option legt die Aktiv-zu-Aktive Verzögerung von den
unterschiedlichen angegrenzter Teil des Speicher fest.
De-23
Advertisement
Table of Contents
