Ddr2-800 Circuit Diagram - LG BD390 Service Manual

3. DDR2-800 CIRCUIT DIAGRAM

DDR2_0_ADDR[0-13]
2:B3;B5
DDR2_0_ADDR[13]
DDR2_0_ADDR[12]
DDR2_0_ADDR[11]
DDR2_0_ADDR[10]
DDR2_0_ADDR[9]
DDR2_0_ADDR[8]
DDR2_0_ADDR[7]
DDR2_0_ADDR[6]
DDR2_0_ADDR[5]
DDR2_0_ADDR[4]
DDR2_0_ADDR[3]
DDR2_0_ADDR[2]
DDR2_0_ADDR[1]
DDR2_0_ADDR[0]
2:C3;C6 DDR2_0_BA2
2:C3;C6 DDR2_0_BA1
2:C3;C6
DDR2_0_BA0
2:C5;B4 DDR2_0_CLK01_P
2:C5;B4 DDR2_0_CLK01_N
2:C5;C6 DDR2_0_CKE
2:C5 DDR2_0_nCS0
2:C5;C6 DDR2_0_nRAS
2:C5;C6 DDR2_0_nCAS
2:C5;C6 DDR2_0_nWE
2:C4 DDR2_0_DQM1
2:C4
DDR2_0_DQM0
DDR2_0_CLK01_N
R303
120
DDR2_0_CLK01_P
DGND
*Place end of trace near SDRAM balls
DDR2_0_ADDR[0-13]
DDR2_0_ADDR[13]
DDR2_0_ADDR[12]
DDR2_0_ADDR[11]
DDR2_0_ADDR[10]
DDR2_0_ADDR[9]
DDR2_0_ADDR[8]
DDR2_0_ADDR[7]
DDR2_0_ADDR[6]
DDR2_0_ADDR[5]
DDR2_0_ADDR[4]
DDR2_0_ADDR[3]
DDR2_0_ADDR[2]
DDR2_0_ADDR[1]
DDR2_0_ADDR[0]
2:C3;C3 DDR2_0_BA2
2:C3;C3 DDR2_0_BA1
2:C3;C3 DDR2_0_BA0
2:C5;B7 DDR2_0_CLK23_P
2:C5;B7
DDR2_0_CLK23_N
DDR2_0_CKE
2:C5;C3
2:C5 DDR2_0_nCS1
DDR2_0_nRAS
2:C5;C3
2:C5;C3 DDR2_0_nCAS
2:C5;C3 DDR2_0_nWE
2:C4 DDR2_0_DQM3
2:C4 DDR2_0_DQM2
DDR2_0_CLK23_P
R308
120
DDR2_0_CLK23_N
DGND
*Place end of trace near SDRAM balls
VCC_1V8
DGND
IC304 Place as close as possible
in VDDL pin
HYB18TC1G160C2F-2.5S
VCC_1V8
A1
VDD
E1
VDD
R7 J9
NC(A15) VDD
R3 M9
NC(A14) VDD
R8 R1
VDD
A13
R2
A9
A12 VDDQ
P7
A11 C1
VDDQ Place C334,C320,C301 and C313 on each VREF ball as close as possible
M2
A10/AP C3
VDDQ
P3 C7
A9 VDDQ
P8 C9
A8 VDDQ
DDR2_0_VREF
P2 E9
A7 VDDQ
N7 G1
A6 VDDQ
N3 G3
A5 VDDQ
N8 G7
A4 VDDQ
N2 G9
A3 VDDQ
M7 J1
A2 VDDL
DGND
M3
A1
0.1uF C334
M8
J2
A0 VREF
K9
ODT DDR2_0_ODT 2:C5;E6
L1
BA2/NC
DDR2_0_DATA[8]
L3 B9
BA1 DQ15
L2 B1 DDR2_0_DATA[14]
BA0 DQ14
D9 DDR2_0_DATA[11]
DQ13
J8 D1 DDR2_0_DATA[12]
CK DQ12
K8 D3 DDR2_0_DATA[10]
nCK DQ11
D7 DDR2_0_DATA[15]
DQ10
K2 C2 DDR2_0_DATA[9]
DQ9
CKE
L8 DDR2_0_DATA[13]
C8
nCS DQ8
K7 DDR2_0_DATA[3]
F9
nRAS DQ7
L7 DDR2_0_DATA[4]
F1
nCAS DQ6
DDR2_0_DATA[2]
K3 H9
nWE DQ5
DDR2_0_DATA[6]
H1
DQ4
B3 H3 DDR2_0_DATA[0]
UDM DQ3
F3 H7 DDR2_0_DATA[1]
LDM DQ2
G2 DDR2_0_DATA[7]
DQ1
A3 G8 DDR2_0_DATA[5]
VSS DQ0
E3
VSS
J3 B7
UDQS
VSS DDR2_0_DQS1_P 2:C5
N1
A8
VSS nUDQS DDR2_0_DQS1_N 2:C5
P9
F7
VSS LQDS DDR2_0_DQS0_P 2:C5
A7 E8
VSSQ nLQDS DDR2_0_DQS0_N 2:C5
B2
VSSQ
B8
VSSQ
D2
VSSQ
D8
VSSQ
F2
VSSQ
F8 A2
VSSQ NC
H2 E2
NC
VSSQ
H8
VSSQ
E7
VSSQ
J7
VSSDL
VCC_1V8
IC301
DGND
HYB18TC1G160C2F-2.5S
Place as close as possible
VCC_1V8
in VDDL pin
A1
VDD
E1
VDD
R7 J9
NC(A15) VDD
R3
NC(A14) M9
VDD
R8
R1
A13 VDD
R2 A9
A12 VDDQ
P7
C1
A11 VDDQ
M2 C3
A10/AP VDDQ
P3 C7
A9 VDDQ
P8 C9
A8 VDDQ DDR2_0_VREF
P2 E9
A7 VDDQ
N7 G1
A6 VDDQ
N3 G3
A5 VDDQ
N8 G7
A4
VDDQ
N2
G9
A3 VDDQ DGND
M7
J1 0.1uF C313
A2 VDDL
M3
A1
M8
J2
A0 VREF
K9
ODT DDR2_0_ODT
2:C5;E3
L1
BA2/NC
L3 B9 DDR2_0_DATA[26]
BA1 DQ15
L2 B1 DDR2_0_DATA[30]
BA0 DQ14
D9 DDR2_0_DATA[24]
DQ13
J8 D1 DDR2_0_DATA[28]
DQ12
CK
K8 DDR2_0_DATA[31]
D3
nCK DQ11
DDR2_0_DATA[25]
D7
DQ10
K2
C2 DDR2_0_DATA[27]
CKE DQ9
L8
C8 DDR2_0_DATA[29]
nCS DQ8
K7 F9 DDR2_0_DATA[18]
nRAS DQ7
L7 F1 DDR2_0_DATA[22]
nCAS DQ6
DDR2_0_DATA[16]
K3 H9
nWE DQ5
H1 DDR2_0_DATA[19]
DQ4
B3 H3 DDR2_0_DATA[17]
UDM DQ3
F3 H7 DDR2_0_DATA[23]
LDM DQ2
G2 DDR2_0_DATA[20]
DQ1
A3 DDR2_0_DATA[21]
G8
VSS DQ0
E3
VSS
J3
B7
VSS UDQS DDR2_0_DQS3_P 2:C5
N1 A8
VSS nUDQS DDR2_0_DQS3_N 2:C5
P9 F7
VSS LQDS DDR2_0_DQS2_P
2:C5
A7 E8
VSSQ nLQDS 2:C5
DDR2_0_DQS2_N
B2
VSSQ
B8
VSSQ
D2
VSSQ
D8
VSSQ
F2
VSSQ
F8
A2
VSSQ NC
H2
E2
VSSQ NC
H8
VSSQ
E7
VSSQ
J7
VSSDL
3-81
2:B4
DDR2_0_DATA[0-31]
DDR2_1_ADDR[0-13]
R7
NC(A15)
R3
NC(A14)
DDR2_1_ADDR[13] R8
A13
DDR2_1_ADDR[12] R2
A12
DDR2_1_ADDR[11] P7
A11
DDR2_1_ADDR[10] M2
A10/AP
DDR2_1_ADDR[9]
P3
A9
DDR2_1_ADDR[8]
P8
A8
DDR2_1_ADDR[7]
P2
A7
DDR2_1_ADDR[6] N7
A6
DDR2_1_ADDR[5] N3
A5
DDR2_1_ADDR[4] N8
A4
DDR2_1_ADDR[3] N2
A3
DDR2_1_ADDR[2] M7
A2
DDR2_1_ADDR[1] M3
A1
DDR2_1_ADDR[0] M8
A0
L1
2:C6;G6 DDR2_1_BA2 BA2/NC
L3
2:C6;G6 DDR2_1_BA1 BA1
L2
2:C6;G6 BA0
DDR2_1_BA0
J8
CK
2:F5;G4 DDR2_1_CLK01_P
K8
nCK
2:F5;G4 DDR2_1_CLK01_N
K2
2:F5;G6 DDR2_1_CKE CKE
L8
2:F5 DDR2_1_nCS0 nCS
K7
2:F5;G6 DDR2_1_nRAS nRAS
L7
2:F5;G6 DDR2_1_nCAS nCAS
K3
2:F5;G6 DDR2_1_nWE nWE
B3
2:F6 UDM
DDR2_1_DQM1
F3
2:F6 LDM
DDR2_1_DQM0
A3
VSS
E3
VSS
J3
VSS
N1
VSS
P9
VSS
A7
VSSQ
B2
VSSQ
B8
VSSQ
D2
VSSQ
D8
VSSQ
F2
VSSQ
F8
VSSQ
H2
VSSQ
H8
DDR2_1_CLK01_N
VSSQ
E7
R301 VSSQ
J7
120 VSSDL
DDR2_1_CLK01_P
DGND
*Place end of trace near SDRAM balls
DDR2_1_ADDR[0-13]
R7
NC(A15)
R3
NC(A14)
DDR2_1_ADDR[13] R8
A13
DDR2_1_ADDR[12]
R2
A12
DDR2_1_ADDR[11] P7
A11
DDR2_1_ADDR[10]
M2
A10/AP
DDR2_1_ADDR[9] P3
A9
DDR2_1_ADDR[8] P8
A8
DDR2_1_ADDR[7] P2
A7
DDR2_1_ADDR[6] N7
A6
DDR2_1_ADDR[5] N3
A5
DDR2_1_ADDR[4] N8
A4
DDR2_1_ADDR[3] N2
A3
DDR2_1_ADDR[2] M7
A2
DDR2_1_ADDR[1]
M3
A1
DDR2_1_ADDR[0] M8
A0
L1
2:C6;G3 BA2/NC
DDR2_1_BA2
L3
BA1
2:C6;G3 DDR2_1_BA1
L2
BA0
2:C6;G3 DDR2_1_BA0
J8
2:F5;G7 DDR2_1_CLK23_P CK
K8
2:F5;G7 DDR2_1_CLK23_N nCK
K2
2:F5;G3 DDR2_1_CKE CKE
L8
2:F5 DDR2_1_nCS1 nCS
K7
2:F5;G3 DDR2_1_nRAS nRAS
L7
2:F5;G3 nCAS
DDR2_1_nCAS
K3
2:F5;G3 nWE
DDR2_1_nWE
B3
UDM
2:F6 DDR2_1_DQM3
F3
LDM
2:F6 DDR2_1_DQM2
A3
VSS
E3
VSS
J3
VSS
N1
VSS
P9
VSS
A7
VSSQ
B2
VSSQ
B8
VSSQ
D2
VSSQ
D8
VSSQ
F2
VSSQ
F8
VSSQ
H2
VSSQ
H8
VSSQ
E7
VSSQ
J7
DDR2_1_CLK23_N VSSDL
R302
120
DGND
DDR2_1_CLK23_P
*Place end of trace near SDRAM balls
3-82
VCC_1V8
DGND
2:G6
IC302
Place as close as possible
HYB18TC1G160C2F-2.5 in VDDL pin
VCC_1V8
A1
VDD
E1
VDD
J9
VDD
M9
VDD
R1
VDD
A9
VDDQ
C1
VDDQ
C3
VDDQ
C7
VDDQ
C9
VDDQ
E9
VDDQ DDR2_1_VREF
G1
VDDQ
G3
VDDQ
G7
VDDQ
G9
VDDQ
DGND
J1
VDDL
0.1uF C320
J2
VREF
K9
ODT DDR2_1_ODT 2:F5;J6
DDR2_1_DATA[13]
B9
DQ15
B1 DDR2_1_DATA[11]
DQ14
D9 DDR2_1_DATA[14]
DQ13
D1 DDR2_1_DATA[12]
DQ12
D3 DDR2_1_DATA[9]
DQ11
D7 DDR2_1_DATA[10]
DQ10
C2 DDR2_1_DATA[8]
DQ9
DDR2_1_DATA[15]
C8
DQ8
DDR2_1_DATA[5]
F9
DQ7
DDR2_1_DATA[6]
F1
DQ6
H9 DDR2_1_DATA[0]
DQ5
H1 DDR2_1_DATA[3]
DQ4
H3 DDR2_1_DATA[1]
DQ3
H7 DDR2_1_DATA[2]
DQ2
G2 DDR2_1_DATA[7]
DQ1
G8 DDR2_1_DATA[4]
DQ0
B7
UDQS
DDR2_1_DQS1_P 2:F6
A8
nUDQS DDR2_1_DQS1_N 2:F6
F7
LQDS DDR2_1_DQS0_P 2:F6
E8
nLQDS DDR2_1_DQS0_N 2:F6
A2
NC
E2
NC
VCC_1V8
IC303
HYB18TC1G160C2F-2.5 DGND
VCC_1V8
Place as close as possible
in VDDL pin
A1
VDD
E1
VDD
J9
VDD
M9
VDD
R1
VDD
A9
VDDQ
C1
VDDQ
C3
VDDQ
C7
VDDQ DDR2_1_VREF
C9
VDDQ
E9
VDDQ
G1
VDDQ
G3
VDDQ
G7
VDDQ
G9 DGND
VDDQ
0.1uF
J1 C301
VDDL
J2
VREF
K9
ODT DDR2_1_ODT
2:F5;J3
B9 DDR2_1_DATA[24]
DQ15
B1 DDR2_1_DATA[26]
DQ14
D9 DDR2_1_DATA[31]
DQ13
D1 DDR2_1_DATA[30]
DQ12
DDR2_1_DATA[28]
D3
DQ11
DDR2_1_DATA[29]
D7
DQ10
DDR2_1_DATA[25]
C2
DQ9
C8 DDR2_1_DATA[27]
DQ8
F9 DDR2_1_DATA[18]
DQ7
F1 DDR2_1_DATA[20]
DQ6
H9 DDR2_1_DATA[21]
DQ5
H1 DDR2_1_DATA[17]
DQ4
H3 DDR2_1_DATA[22]
DQ3
H7 DDR2_1_DATA[19]
DQ2
G2 DDR2_1_DATA[16]
DQ1
DDR2_1_DATA[23]
G8
DQ0
B7
UDQS DDR2_1_DQS3_P 2:F5
A8
nUDQS DDR2_1_DQS3_N 2:F5
F7
LQDS DDR2_1_DQS2_P 2:F6
E8
nLQDS 2:F6
DDR2_1_DQS2_N
A2
NC
E2
NC
2009.2.16
3. DDR2-800
DDR2_1_DATA[0-31]