Advertisement
5
36.3.3.1 DQ, DM and DQS Signals
Refer to Figure 65 and Table 41 for length rules on the DQ,DM and DQS signals.
T0(break-out)
DQ / DM / DQS
D
DDR_D0
DDR_D0
3
DDR_D1
DDR_D1
3
DDR_D2
DDR_D2
3
DDR_D3
DDR_D3
3
DDR_D4
DDR_D4
3
DDR_D5
DDR_D5
3
DDR_D6
DDR_D6
3
DDR_D7
DDR_D7
3
DDR_D8
DDR_D8
3
DDR_D9
DDR_D9
3
C
DDR_D10
DDR_D10
3
DDR_D11
DDR_D11
3
DDR_D12
DDR_D12
3
DDR_D13
DDR_D13
3
DDR_D14
DDR_D14
3
DDR_D15
DDR_D15
3
DDR_A0
DDR_A0
3
DDR_A1
DDR_A1
3
DDR_A2
DDR_A2
3
DDR_A3
DDR_A3
3
DDR_A4
DDR_A4
3
DDR_A5
DDR_A5
3
DDR_A6
DDR_A6
3
DDR_A7
DDR_A7
3
DDR_A8
DDR_A8
3
DDR_A9
DDR_A9
3
DDR_A10
DDR_A10
3
DDR_A11
DDR_A11
3
DDR_A12
DDR_A12
3
DDR_A13
R578
R578
DDR_A13
3
100K
100K
B
GND
1.8V_DDR
C65
C65
C66
C66
C67
C67
C68
C68
C69
C69
C70
C70
C71
C71
GND
C74
C74
C75
C75
C76
C76
C77
C77
C78
C78
C79
C79
A
GND
5
4
T1
T0(break-out)
SDRAM
DDR_BA0
DDR_BA0
3
DDR_BA1
DDR_BA1
3
DDR_BA2
DDR_BA2
3
DDR_DQM0
DDR_DQM0
3
DDR_DQM1
DDR_A0
DDR_DQM1
3
DDR_A1
DDR_DQS0
DDR_A2
DDR_DQS0
3
DDR_A3
DDR_DQS0#
DDR_A4
DDR_DQS0#
3
DDR_A5
DDR_DQS1
DDR_A6
DDR_DQS1
3
DDR_A7
DDR_DQS1#
DDR_A8
DDR_DQS1#
3
DDR_A9
DDR_CLK
DDR_A10
DDR_CLK
3
DDR_A11
DDR_CLK#
DDR_A12
DDR_CLK#
3
DDR_A13
DDR_ODT
DDR_BA0
DDR_ODT
3
DDR_BA1
DDR_CS#
DDR_BA2
DDR_CS#
3
DDR_CKE
DDR_CKE
3
DDR_DQS0
DDR_RAS
DDR_DQS0#
DDR_RAS
3
DDR_DQS1
DDR_CAS
DDR_DQS1#
DDR_CAS
3
DDR_WE
DDR_DQM1
DDR_WE
3
DDR_DQM0
DDR_CKE
DDR_WE
DDR_ODT
DDR_CS#
1.8V_DDR
DDR_CAS
DDR_RAS
C72
C72
C73
C73
DDR_VREF
1.8V_DDR 8
DDR_CLK
R37
R37
DDR_CLK#
1K
1K
DDR_VREF
GND
R52
R52
C4
C4
C5
C5
C6
C6
1K
1K
C80
C80
GND
GND
GND
GND
GND
4
3
Table 41 : Absolute Length Rules for DQ,DM andDQS
Signal Group
DQ, DM and DQS
DQ, DM and DQS
U4 and U32 Co-layer
PCB footprint is overlap
1.8V_DDR
U32
U32
R8
A0
R3
A1
R7
A2
T2
K8
A3
DQ0
T8
K2
A4
DQ1
T3
L7
A5
DQ2
T7
L3
A6
DQ3
U2
L1
A7
DQ4
U8
L9
A8
DQ5
U3
J1
A9
DQ6
R2
J9
A10
DQ7
U7
F8
A11
DQ8
V2
F2
A12
DQ9
V8
G7
A13
DQ10
G3
DQ11
G1
DQ12
P2
G9
BA0
DQ13
P3
E1
2G bits DDR2
2G bits DDR2
BA1
DQ14
P1
E9
BA2
DQ15
128M?6 bits
128M?6 bits
J7
LDQS
H8
LDQS
E7
UDQS
D8
UDQS
A1
NC1
E3
A2
UDM
NC2
J3
A8
LDM
NC3
A9
NC4
D2
NC5
N2
H2
CKE
NC6
N3
V3
WE
NC7
N9
V7
ODT
NC8
P8
AA1
CS
NC9
P7
AA2
CAS
NC10
N7
AA8
RAS
NC11
M2
AA9
VREF
NC12
M8
CK
N8
CK
@EDE2116ABSE-8G-E
@EDE2116ABSE-8G-E
GND
3
2
Trace
Max Length
Typical Trace
Width
T0
0.4"
5 mils
T1
7.0"
5 mils
DDR_A0
M8
DDR_A1
M3
DDR_A2
M7
DDR_A3
N2
DDR_A4
N8
DDR_A5
N3
DDR_A6
N7
DDR_A7
P2
DDR_A8
P8
DDR_A9
P3
DDR_A10
M2
DDR_A11
P7
DDR_D0
DDR_A12
R2
DDR_D1
DDR_D2
DDR_D3
DDR_D4
DDR_D5
DDR_BA0
L2
DDR_D6
DDR_BA1
L3
DDR_D7
DDR_BA2
L1
DDR_D8
DDR_D9
DDR_DQM0
F3
DDR_D10
DDR_DQM1
B3
DDR_D11
DDR_DQS0
F7
DDR_D12
DDR_DQS0#
E8
DDR_D13
DDR_DQS1
B7
DDR_D14
DDR_DQS1#
A8
DDR_D15
DDR_CLK
J8
DDR_CLK#
K8
DDR_VREF
J2
DDR_ODT
K9
DDR_CS#
L8
DDR_CKE
K2
DDR_RAS
K7
DDR_CAS
L7
DDR_WE
K3
J1
A1
E1
J9
M9
R1
A9
C1
1.8V_DDR
C3
C7
C9
E9
G1
G3
G7
G9
Title
Size
Document Number
Date:
2
1
MK 100 Service Manual
Min Trace
Spacing
5 mils
D
10 mils
U4 and U32 Co-layer
PCB footprint is overlap
U4
U4
DDR_D0
G8
A0
DQ0
DDR_D1
G2
A1
DQ1
DDR_D2
H7
A2
DQ2
DDR_D3
H3
A3
DQ3
DDR_D4
H1
A4
DQ4
DDR_D5
H9
A5
DQ5
DDR_D6
F1
A6
DQ6
DDR_D7
F9
A7
DQ7
DDR_D8
C8
A8
DQ8
DDR_D9
C2
A9
DQ9
DDR_D10
D7
A10/AP
DQ10
C
DDR_D11
D3
A11
DQ11
DDR_D12
D1
A12
DQ12
DDR_D13
D9
DQ13
DDR_D14
B1
DQ14
DDR_D15
B9
DQ15
BA0
FBGA
FBGA
BA1
BA2,NC
64M x 16 b
64M x 16 b
LDM
UDM
LDQS
LDQS
A2
UDQS
NC1
E2
UDQS
NC2
R3
NC3,A14
R7
CK
NC4,A15
R8
CK
NC5,A13
VREF
ODT
CS
B
CKE
RAS
CAS
WE
J7
VDDL
VSS DL
A3
VDD1
VSS1
E3
VDD2
VSS2
J3
VDD3
VSS3
N1
VDD4
VSS4
P9
VDD5
VSS5
A7
VDDQ1
VSSQ1
B2
VDDQ2
VSSQ2
B8
VDDQ3
VSSQ3
D2
VDDQ4
VSSQ4
D8
VDDQ5
VSSQ5
E7
VDDQ6
VSSQ6
F2
VDDQ7
VSSQ7
F8
VDDQ8
VSSQ8
H2
VDDQ9
VSSQ9
H8
VDDQ10
VSSQ10
H5PS1G63EFR-S5C
H5PS1G63EFR-S5C
GND
A
Rev
Sheet
of of of
1
Page 35 of 47
Advertisement
