Philips BDP9500 Service Manual page 29

HDMI Board(Scalar) -- Circuit Diagram
VREF
MEM_ADD[12:0]
U1A
MEM_ADD0 RN33 33E_RP DDR_ADD0
1 2 N1
MAD0
MEM_ADD1 DDR_ADD1
3 4 N2
MAD1
MEM_ADD2 DDR_ADD2
5 6 N3
MAD2
MEM_ADD3 7 8 DDR_ADD3 P1
MAD3
MEM_ADD4 RN34 33E_RP DDR_ADD4
1 2 P2
MAD4
MEM_ADD5 DDR_ADD5
3 4 T2
MAD5
MEM_ADD6 DDR_ADD6
5 6 R3
MAD6
MEM_ADD7 7 8 DDR_ADD7 P4
MAD7
MEM_ADD8 RN35 33E_RP DDR_ADD8
1 2 N5
MAD8
MEM_ADD9 DDR_ADD9
3 4 T3
MAD9
MEM_ADD10 DDR_ADD10
5 6 T5
MAD10
MEM_ADD11 7 8 DDR_ADD11 R4
MAD11
MEM_ADD12 R177 33E DDR_ADD12
P5
MAD12
MEM_BA0 R178 33E DDR_BA0
P7
BA0
MEM_BA1 R179 33E DDR_BA1 R7
BA1
MEM_RASn R180 33E DDR_RASn
N6
RASZ
MEM_CASn R181 33E DDR_CASn
P6
CASZ
MEM_WEn R182 33E DDR_WEn
N7
WEZ
MEM_CSZ R183 33E CSZ
M3
CSZ
MEM_CKE R184 33E CKE
M4
CKE
MEM_ODT R185 33E ODT
R6
ODT
PDDDR
VREF VTT
D0V9
VREF
CB2 CB3
0.1uF/50V 0.1uF/50V
D0V9
+ CE25
220uF/16v
13-5
DDR_DATA[15:0]
H 1
DDR_DATA0
J2
MDT0
DDR_DATA1
J3
MDT1
DDR_DATA2
J4
MDT2
K3 DDR_DATA3
MDT3
DDR_DATA4
K4
MDT4
DDR_DATA5
L3
MDT5
DDR_DATA6
L4
MDT6
M2 DDR_DATA7
MDT7
DQS0n
K1
DQSB0
DQS0
L1
DQS0
P8 DDR_DATA8
MDT8
DDR_DATA9
N8
MDT9
DDR_DATA10
P9
MDT10
DDR_DATA11
N9
MDT11
P10 DDR_DATA12
MDT12
DDR_DATA13
N10
MDT13
DDR_DATA14
R11
MDT14
DDR_DATA15
P11
MDT15
DQS1n
T9
DQSB1
DQS1 R100
T10
DQS1
75E
R102 0
T6
CLK
R103 0
T7
CLKZ
KYOTO_G2
R104
75E
R105
300E
R155 4.7k
U8
1V8
1 8
GND VTT
2 7
SD PVIN
3 6
VSENSE AVIN
4 5
VREF VDDQ
+ CE24
220uF/16v
G2996-SOP8
VREF
CB4 CB5
0.1uF/50V 0.01uF/50V
MEM_ADD[12:0]
MEM_ADD0
MEM_ADD1
MEM_ADD2
MEM_ADD3
MEM_ADD4
MEM_ADD5
MEM_ADD6
MEM_ADD7
MEM_ADD8
MEM_ADD9
MEM_ADD10
MEM_ADD11
MEM_ADD12
MEM_CLK
R98 4K7
R101 4K7
MEM_CLK
MEM_CLKn
MEM_CKE
C92 MEM_WEn
MEM_CASn
1nF
MEM_RASn
MEM_CSZ
MEM_CLKn
MEM_BA0
MEM_BA1
R106 4K7
VTT
R51 150E MEM_CKE
RN32 7 8 MEM_ADD2
MEM_ADD4
5 6
MEM_ADD6
3 4
1 2 MEM_ADD11
RN28 150E_RP
MEM_RASn
7 8
MEM_CSZ
5 6
MEM_CASn
3 4
1 2 MEM_ADD0
RN29 150E_RP
MEM_WEn
7 8
5 6
3 4 MEM_BA1
MEM_BA0
1 2
RN30 150E_RP
MEM_ADD1
7 8
5 6 MEM_ADD10
MEM_ADD5
3 4
MEM_ADD3
1 2
150E_RP
RN31 7 8 MEM_ADD12
MEM_ADD7
5 6
MEM_ADD9
3 4
MEM_ADD8
1 2
150E_RP
13-5
1V8_KYOTO_G2_DDR2
U2 MEM_D0
G8
DQ0
MEM_D1
G2
DQ1
H7 MEM_D2
DQ2
MEM_D3
H3
DQ3
MEM_D4
M8 H1
A0 DQ4
MEM_D5
M3 H9
A1 DQ5
M7 F1 MEM_D6
A2 DQ6
MEM_D7
N2 F9
A3 DQ7
MEM_D8
N8 C8
A4 DQ8
MEM_D9
N3 C2
A5 DQ9
N7 D7 M E M _ D
A6 DQ10
MEM_D11
P2 D3
A7 DQ11
MEM_D12
P8 D1
A8 DQ12
MEM_D13
P3 D9
A9 DQ13
M2 B1 MEM_D14
A10 DQ14
MEM_D15
P7 B9
A11 DQ15
R2
A12
MEM_DQS0
B7
UDQS
M E M _ D
F3 A8
LDM UDQS#/NU
B3
UDM
MEM_DQS1
F7
LDQS
MEM_DQS1n
J8 E8
CK LDQS#/NU
K8
CK#
MEM_ODT
K9
ODT
K2
CKE
VREF
K3 J2
WE# VREF
L7
CAS#
K7 A2
RAS# NC_1
L8 E2
CS# NC_2
R3
NC_3
L2 R7
BA0 NC_4
L3 R8
BA1 NC_5
L1
BA2
DDR2
DDR_DATA[15:0]
R _ N t e w r o k _ 0402
RN3 33E_RP DDR_DATA0
1 2
DDR_DATA1
3 4
5 6 DDR_DATA2
DDR_DATA3
7 8
RN5 33E_RP DDR_DATA4
1 2
DDR_DATA5
3 4
5 6 DDR_DATA6
DDR_DATA7
7 8
RN6 33E_RP DDR_DATA8
1 2
DDR_DATA9
3 4
1 0 5 6 D D R _ D A T A 1 0
DDR_DATA11
7 8
RN7 33E_RP DDR_DATA12
1 2
DDR_DATA13
3 4
5 6 DDR_DATA14
DDR_DATA15
7 8
R9 33E DQS0
Q S 0 n R11 33E D Q S 0 n
R16 33E DQS1
R17 33E DQS1n