Table of Contents
Advertisement
SCHEMATIC DIAGRAM - 29
DIGITAL (AV DECODER/MAIN CPU) CIRCUIT (MC)
< D1.2V >
< D3.3V >
387
386
385
384
383
382
381
380
379
378
377
376
375
134
135
136
137
138
139
140
141
142
143
144
145
146
< D1.2V >
< ANA3.3V >
R6018
22
< D1.2V >
< D3.3V >
374
373
372
371
370
369
368
367
366
365
364
363
362
361
360
359
147
148
149
150
151
152
153
154
155
156
157
158
159
160
161
162
358
357
356
355
354
353
352
351
350
349
348
347
346
345
344
343
IC6001
MN2DS0011-H
(AVDEC/MAIN CPU)
163
164
165
166
167
168
169
170
171
172
173
174
175
176
177
178
85
: +B SIGNAL LINE
342
341
340
339
338
337
336
335
334
333
332
331
330
329
328
327
179
180
181
182
183
184
185
186
187
188
189
190
191
192
193
194
XGINT2
R6021
47
XIRQ6
XIRQ5
R6022
47
XGINT1
EPG ON H
XIRQ0
DMR-E55PL
326
325
324
323
322
321
320
319
195
196
197
198
199
200
201
202
C50001 1
R50010
3.3K
Advertisement
Table of Contents
