Chipset - Asus P5WDG2 WS Professional Manual

4.4.5

Chipset

チップセッ トの設定を変更します。 項目を選択し、 <Enter> を押すとサブメニューを表
示させることができます。
Advanced Chipset Settings
Configure DRAM Timing by SPD
DRAM ECC Mode
Hyper Path 3
DRAM Throttling Threshold
Boot Graphic Adapter Priority
PEG Buffer Length
Link Latency
PEG Root Control
PEG Link Mode
Slot Power
High Priority Port Select
Configure DRAM Timing by SPD [Enabled]
[Enabled]に設定すると、 DRAM タイミングパラメータが DRAM SPD の値に従って設定
されます。 [Disabled]にすると、 「 DRAM sub-items」 から、 DRAM タイミングパラメータ
を手動で設定できます。 以下の項目は [Disabled]に設定したときのみ表示されます。
設定オプション ： [Disabled] [Enabled]
DRAM CAS# Latency [5 Clocks]
DDR SDRAM の読み取りまたは書き込みコマンドを発行してから、 データが実際
に読み書き可能になるまでの待ち時間を設定します。
設定オプション ： [6 Clocks] [5 Clocks] [4 Clocks] [3 Clocks]
DRAM RAS# Precharge [4 Clocks]
プリチャージコマンドを DDR SDRAM に発行した後の待ち時間を設定します。
設定オプション ： [2 Clocks] ~ [6 Clocks]
DRAM RAS# to CAS# Delay [4 Clocks]
DDR SDRAMの RAS信号からCAS信号への切り換えに必要な待ち時間を設定し
ます。
設定オプション ： [2 Clocks] ~ [6 Clocks]
DRAM RAS# Activate to Precharge Delay [1.5 Clocks]
設定オプション ： [4 Clocks] ~ [1.8 Clocks]
DRAM Write Recovery Time [4 Clocks]
設定オプション ： [2 Clocks] ~ [6 Clocks]
DRAM ECC Mode [Disabled]
DRAM ECC モードの設定。
設定オプション ： [Disabled] [Auto]
-2
[Enabled]
[Disabled]
[Auto]
[Auto
[PCI Express/PCI]
[Auto]
[Auto]
[Auto]
[Auto]
[Auto]
[Disabled]
Enable or Disable
Configure DRAM
Timing by SPD
Chapter : BIOS セッ トアップ