Hm62V256Lt8Z - Sony DSR-300P Service Manual

IC
HD151015T (HITACHI)FLAT PACKAGE
HD151015TEL
C-MOS 9-BIT LEVEL SHIFTER/TRANSCEIVER WITH 3-STATE OUTPUTS
—TOP VIEW—
1 24
V A V B
DD DD
EN
DIR 2 23
IN IN
A0 3 22 B0
A1 4 21 B1
A2 5 20 B2
A3 6 19 B3
A4 7 18 B4
A5 8 17 B5
A6 9 16 B6
A7 10 15 B7
A8 11 14 B8
12 GND GND 13
A0 A1 A2
3 4 5
23
EN
2
DIR
22 21 20
B0 B1 B2
KM68V1000BLT-7L (SAMSUN)
C-MOS 128 K x 8-BIT STATIC RAM
—TOP VIEW—
1
2
3
4
5
6
7
8 V
DD
9 NC
10
11
12
13
14
15
16
PIN PIN
I/O SIGNAL I/O SIGNAL
NO. NO.
1 I A11 17 I
2 I A8 18 I
3 I A9 19 I
4 I A13 20 I
WE
5 I 21 I/O
6 I CS2 22 I/O
7 I A15 23 I/O
8 — V 24 —
DD
9 — NC 25 I/O
10 I A16 26 I/O
11 I A14 27 I/O
12 I A12 28 I/O
13 I A7 29 I/O
14 I A6 30 I
15 I A5 31 I
16 I A4 32 I
9-34
3 22
4 21
5 20
6 19
7 18
A B
8 17
9 16
10 15
11 14
DIR EN
2 23
EN DIR OPERATION
0 0 B to A
0 1 A to B
1 x HI-Z
0 : LOW LEVEL
1 : HIGH LEVEL
x : DON'T CARE
HI-Z : HIGH IMPEDANCE
A3 A4 A5 A6 A7 A8
6 7 8 9 10 11
19 18 17 16 15 14
B3 B4 B5 B6 B7 B8
20 21
A0 I/O1
32 19 22
A1 I/O2
31 18 23
A2 I/O3
30 17 25
A3 I/O4
29 16 26
A4 I/O5
28 15 27
A5 I/O6
27 14 28
A6 I/O7
26 13 29
A7 I/O8
25 2
A8
GND 24 3
A9
23 31
A10
22 1
A11
21 12
A12
20 4
A13
19 11
A14
18 7
A15
17 10
A16
5
WE
CS1 CS2 OE
30 6 32
A3
A2
A1
A0
16
I/O1 A4
Y-DECODER
15
A5
I/O2
14
A6
I/O3
13
A7
GND 12
CELL ARRAY
A12
4
I/O4
A13
11
I/O5
A14
7
I/O6 A15
I/O BUFFER
10
A16
I/O7
I/O8
CS1
A10
OE
HM62V256LT8Z (HITACHI)
C-MOS SRAM
—TOP VIEW—
OE
1
IN
A11 2
IN
3 NC
A9 4
IN
A8 5
IN
A13 6
IN
WE
7
IN
8 V
DD
A14 9
IN
A12 10
IN
A7 11
IN
A6 12
IN
A5 13
IN
14 NC
15
A4
IN
A3 16
IN
A0 - A14
20 21
A0 I/O0
CS
18 22
A1 I/O1
17 23
I/O0 - I/O7
A2 I/O2
16 25
OE
A3 I/O3
15 26
A4 I/O4 WE
13 27
A5 I/O5
12 28
A6 I/O6
11 29
A7 I/O7 CS OE WE
5
A8
1 x x
4
A9
32
0 1
A10
2
0 0
A11
10
A12 0 1
6
A13
0 0
9
A14
0 : LOW LEVEL
31
1 : HIGH LEVEL
CS
1
OE
x
: DON'T CARE
7
WE
HI-Z : HIGH IMPEDANCE
10
( MSB ) A12
13
A5
11
A7
12
A6
ROW
5
A8
DECODER
6
A13
9
A14
15
A4
16
( LSB ) A3
21 - 23,
25 - 29
I/O0
INPUT
DATA
CONTROL
29
I/O7
31
CS TIMING PULSE GENERATOR
7
WE READ/WRITE CONTROL
1
OE
5
WE
30
CS1
6
CS2
32
OE
32 A10
IN
CS
31
IN
NC 30
29 I/O7
I/O
28 I/O6
I/O
27 I/O5
I/O
26 I/O4
I/O
25 I/O3
I/O
GND 24
23 I/O2
I/O
22 I/O1
I/O
21 I/O0
I/O
20 A0
IN
NC 19
18 A1
IN
17 A2
IN
: ADDRESS INPUTS
: CHIP SELECT INPUT
: DATA INPUTS/OUTPUTS
: OUTPUT ENABLE INPUT
: WRITE ENABLE INPUT
MODE I/O PIN
NO SELECTION HI-Z
1 OUTPUT DISABLE HI-Z
1 READ DOUT
0 DIN
WRITE
0 DIN
WRITE
MEMORY MATRIX
512 x 512
COLUMN I/O
COLUMN DECODER
A2 A1 A0 A10 A9 A11
( LSB ) ( MSB )
DSR-300/P(J,E)/V2