Advertisement
Qimonda_1G_DDR
IC300-*1
HYB18TC1G160C2F-2.5
VREF
DQ0
J2
G8
DQ1
G2
DQ2
H7
A0
M8
DQ3
H3
A1
M3
DQ4
H1
A2
M7
DQ5
H9
A3
N2
DQ6
F1
A4
N8
DQ7
F9
A5
N3
DQ8
C8
A6
N7
DQ9
C2
A7
P2
DQ10
D7
A8
P8
DQ11
D3
A9
P3
DQ12
D1
A10/AP
M2
DQ13
D9
A11
P7
DQ14
B1
A12
R2
DQ15
B9
BA0
L2
BA1
L3
VDD5
A1
BA2
L1
VDD4
E1
VDD3
J9
CK
VDD2
J8
M9
CK
VDD1
K8
R1
CKE
K2
ODT
VDDQ10
K9
A9
CS
VDDQ9
L8
C1
RAS
VDDQ8
K7
C3
CAS
VDDQ7
L7
C7
WE
VDDQ6
K3
C9
VDDQ5
E9
VDDQ4
G1
LDQS
F7
VDDQ3
G3
UDQS
B7
VDDQ2
G7
HY5PS1G1631CFP-S6
VDDQ1
G9
LDM
F3
UDM
B3
DQ0
SDDR_D[0]
G8
VSS5
A3
SDDR_D[1]
DQ1
G2
LDQS
VSS4
DQ2
E8
E3
SDDR_D[2]
H7
UDQS
VSS3
A8
J3
SDDR_D[3]
DQ3
H3
VSS2
DQ4
N1
SDDR_D[4]
H1
VSS1
DQ5
P9
SDDR_D[5]
NC4
H9
R3
DQ6
SDDR_D[6]
F1
NC5
R7
DQ7
SDDR_D[7]
F9
SDDR_D[8]
DQ8
C8
VSSQ10
B2
NC1
DQ9
A2
SDDR_D[9]
C2
VSSQ9
B8
NC2
E2
SDDR_D[10]
DQ10
VSSQ8
D7
A7
NC3
DQ11
R8
SDDR_D[11]
D3
VSSQ7
D2
SDDR_D[12]
DQ12
VSSQ6
D1
D8
DQ13
SDDR_D[13]
D9
VSSQ5
VSSDL
E7
J7
SDDR_D[14]
DQ14
VSSQ4
B1
F2
DQ15
SDDR_D[15]
B9
VSSQ3
F8
VSSQ2
H2
+1.8V_DDR
VDDL
VSSQ1
J1
H8
VDD5
A1
VDD4
E1
VDD3
J9
VDD2
M9
VDD1
R1
Elpida_1G_DDR
IC300-*2
EDE1116AEBG-8E-F
VDDQ10
A9
VDDQ9
C1
VDDQ8
C3
VREF
DQ0
J2
G8
VDDQ7
C7
DQ1
G2
VDDQ6
C9
DQ2
H7
VDDQ5
A0
E9
M8
DQ3
H3
VDDQ4
A1
G1
M3
DQ4
H1
VDDQ3
A2
G3
M7
DQ5
H9
VDDQ2
A3
G7
N2
DQ6
F1
VDDQ1
A4
G9
N8
DQ7
F9
A5
N3
DQ8
C8
A6
N7
DQ9
C2
A7
P2
VSS5
DQ10
A3
D7
A8
P8
VSS4
DQ11
E3
D3
A9
P3
VSS3
DQ12
J3
D1
A10
M2
VSS2
DQ13
N1
D9
A11
P7
VSS1
DQ14
P9
B1
A12
R2
DQ15
B9
BA0
L2
VSSQ10
B2
BA1
L3
VSSQ9
VDD_5
B8
A1
BA2
L1
VSSQ8
VDD_4
A7
E1
VSSQ7
VDD_3
D2
J9
VSSQ6
CK
VDD_2
D8
J8
M9
VSSQ5
CK
VDD_1
E7
K8
R1
VSSQ4
CKE
F2
K2
VSSQ3
F8
VSSQ2
H2
ODT
VDDQ_10
K9
A9
VSSQ1
H8
CS
VDDQ_9
L8
C1
RAS
VDDQ_8
K7
C3
CAS
VDDQ_7
L7
C7
WE
VDDQ_6
K3
C9
VDDQ_5
E9
VDDQ_4
G1
LDQS
F7
VDDQ_3
G3
UDQS
B7
VDDQ_2
G7
VDDQ_1
G9
LDM
F3
UDM
B3
VSS_5
A3
LDQS
VSS_4
E8
E3
UDQS
VSS_3
A8
J3
VSS_2
N1
VSS_1
P9
NC_5
R3
NC_6
R7
VSSQ_10
B2
NC_1
A2
VSSQ_9
B8
NC_2
E2
VSSQ_8
A7
NC_3
R8
VSSQ_7
D2
VSSQ_6
D8
VSSQ_5
VSSDL
E7
J7
VSSQ_4
F2
VSSQ_3
F8
VSSQ_2
H2
VDDL
VSSQ_1
J1
H8
THE
SYMBOL MARK OF THIS SCHEMETIC DIAGRAM INCORPORATES
SPECIAL FEATURES IMPORTANT FOR PROTECTION FROM X-RADIATION.
FILRE AND ELECTRICAL SHOCK HAZARDS, WHEN SERVICING IF IS
ESSENTIAL THAT ONLY MANUFATURES SPECFIED PARTS BE USED FOR
THE CRITICAL COMPONENTS IN THE
SYMBOL MARK OF THE SCHEMETIC.
DDR2
Copyright ⓒ 2009 LG Electronics Inc. All right reserved.
Only for traning and service purposes
DDR2 1.8V By CAP - Place these Caps near Memory
+1.8V_DDR
C323
0.1uF
Close to DDR Power Pin
+1.8V_DDR
Hynix_1G_DDR
IC300
VREF
AR300
J2
SDDR_A[5]
ADDR2_A[5]
SDDR_A[3]
ADDR2_A[3]
A0
SDDR_A[1]
ADDR2_A[1]
M8
SDDR_A[0]
56
A1
SDDR_A[1]
SDDR_A[10]
56
ADDR2_A[10]
M3
A2
M7
SDDR_A[2]
AR301
A3
SDDR_A[3]
N2
SDDR_A[9]
ADDR2_A[9]
A4
N8
SDDR_A[4]
SDDR_A[12]
ADDR2_A[12]
A5
SDDR_A[5]
N3
SDDR_A[7]
ADDR2_A[7]
A6
AR302
N7
SDDR_A[6]
SDDR_A[0]
ADDR2_A[0]
A7
SDDR_A[7]
P2
SDDR_A[2]
ADDR2_A[2]
A8
P8
SDDR_A[8]
SDDR_A[4]
ADDR2_A[4]
A9
SDDR_A[9]
P3
SDDR_A[6]
56
ADDR2_A[6]
A10/AP
M2
SDDR_A[10]
SDDR_A[11]
R343 56
ADDR2_A[11]
A11
SDDR_A[11]
P7
SDDR_A[8]
R344
56
ADDR2_A[8]
A12
SDDR_A[12]
R2
BA0
L2
SDDR_BA[0]
56
R327
ADDR2_BA[0]
BA1
SDDR_BA[1]
56
R328
ADDR2_BA[1]
L3
BA2
SDDR_BA[2]
56
R329
L1
ADDR2_BA[2]
22
R330
ADDR2_MCLK
CK
SDDR_CK
J8
CK
/SDDR_CK
22
R331
/ADDR2_MCLK
K8
CKE
K2
SDDR_CKE
56
R332
ADDR2_CKE
OPT
+1.8V_DDR
R324
4.7K
ODT
K9
OPT
SDDR_ODT
56
R333
ADDR2_ODT
R322
4.7K
CS
L8
RAS
K7
/SDDR_RAS
56
R334
/ADDR2_RAS
CAS
/SDDR_CAS
56
R335
/ADDR2_CAS
L7
WE
K3
/SDDR_WE
56
R336
/ADDR2_WE
LDQS
F7
SDDR_DQS0_P
56
R337
ADDR2_DQS0_P
UDQS
SDDR_DQS1_P
56
R338
ADDR2_DQS1_P
B7
LDM
SDDR_DQM0_P
56
R339
ADDR2_DQM0_P
F3
UDM
B3
SDDR_DQM1_P
56
R340
ADDR2_DQM1_P
LDQS
E8
SDDR_DQS0_N
56
R341
ADDR2_DQS0_N
UDQS
SDDR_DQS1_N
56
R342
ADDR2_DQS1_N
A8
AR306
SDDR_D[11]
ADDR2_D[11]
NC5
R3
SDDR_D[12]
ADDR2_D[12]
NC6
R7
SDDR_D[9]
ADDR2_D[9]
56
SDDR_D[14]
ADDR2_D[14]
AR307
NC1
A2
SDDR_D[4]
ADDR2_D[4]
NC2
E2
SDDR_D[3]
ADDR2_D[3]
NC3
R8
SDDR_D[1]
ADDR2_D[1]
SDDR_D[6]
56
ADDR2_D[6]
AR308
SDDR_D[15]
ADDR2_D[15]
VSSDL
J7
SDDR_D[8]
ADDR2_D[8]
+1.8V_DDR
SDDR_D[10]
ADDR2_D[10]
56
SDDR_D[13]
ADDR2_D[13]
AR309
VDDL
J1
SDDR_D[7]
ADDR2_D[7]
SDDR_D[0]
ADDR2_D[0]
SDDR_D[2]
ADDR2_D[2]
SDDR_D[5]
ADDR2_D[5]
56
EAX59793902(0)_AUS_MERCURY
For LH20_LH35 MP PCB_090131
+1.8V_DDR
C342
0.1uF
+1.8V_DDR
IC100
LGE3368A (Saturn6 No-DivX)
D15
A_MVREF
C13
T26
BDDR2_A[0]
ADDR2_A[0]
A_DDR2_A0
B_DDR2_A0
ADDR2_A[1]
A22
AF26
BDDR2_A[1]
A_DDR2_A1
B_DDR2_A1
B13
T25
BDDR2_A[2]
ADDR2_A[2]
A_DDR2_A2
B_DDR2_A2
ADDR2_A[3]
C22
AF23
BDDR2_A[3]
A_DDR2_A3
B_DDR2_A3
A13
T24
BDDR2_A[4]
ADDR2_A[4]
A_DDR2_A4
B_DDR2_A4
ADDR2_A[5]
A23
AE23
BDDR2_A[5]
A_DDR2_A5
B_DDR2_A5
C12
R26
BDDR2_A[6]
ADDR2_A[6]
A_DDR2_A6
B_DDR2_A6
ADDR2_A[7]
B23
AD22
BDDR2_A[7]
A_DDR2_A7
B_DDR2_A7
B12
R25
BDDR2_A[8]
ADDR2_A[8]
A_DDR2_A8
B_DDR2_A8
ADDR2_A[9]
C23
AC22
BDDR2_A[9]
A_DDR2_A9
B_DDR2_A9
B22
AD23
BDDR2_A[10]
ADDR2_A[10]
A_DDR2_A10
B_DDR2_A10
A12
R24
BDDR2_A[11]
ADDR2_A[11]
A_DDR2_A11
B_DDR2_A11
ADDR2_A[12]
A24
AE22
BDDR2_A[12]
A_DDR2_A12
B_DDR2_A12
C24
AC23
A_DDR2_BA0
B_DDR2_BA0
AC24
B24
A_DDR2_BA1
B_DDR2_BA1
D24
AB22
A_DDR2_BA2
B_DDR2_BA2
B14
V25
A_DDR2_MCLK
B_DDR2_MCLK
A14
V24
/A_DDR2_MCLK
/B_DDR2_MCLK
D23
AB23
A_DDR2_CKE
B_DDR2_CKE
D14
U26
A_DDR2_ODT
B_DDR2_ODT
D13
U25
/A_DDR2_RAS
/B_DDR2_RAS
D12
U24
/A_DDR2_CAS
/B_DDR2_CAS
D22
AB24
/A_DDR2_WE
/B_DDR2_WE
B18
AB26
A_DDR2_DQS0
B_DDR2_DQS0
C17
AA26
A_DDR2_DQS1
B_DDR2_DQS1
C18
AC25
A_DDR2_DQM0
B_DDR2_DQM0
A19
AC26
A_DDR2_DQM1
B_DDR2_DQM1
A18
AB25
A_DDR2_DQSB0
B_DDR2_DQSB0
B17
AA25
A_DDR2_DQSB1
B_DDR2_DQSB1
ADDR2_D[0]
B15
W25
BDDR2_D[0]
A_DDR2_DQ0
B_DDR2_DQ0
A21
AE26
ADDR2_D[1]
BDDR2_D[1]
A_DDR2_DQ1
B_DDR2_DQ1
ADDR2_D[2]
A15
W24
BDDR2_D[2]
A_DDR2_DQ2
B_DDR2_DQ2
B21
AF24
ADDR2_D[3]
BDDR2_D[3]
A_DDR2_DQ3
B_DDR2_DQ3
ADDR2_D[4]
C21
AF25
BDDR2_D[4]
A_DDR2_DQ4
B_DDR2_DQ4
C14
V26
ADDR2_D[5]
BDDR2_D[5]
A_DDR2_DQ5
B_DDR2_DQ5
AE25
ADDR2_D[6]
C20
BDDR2_D[6]
A_DDR2_DQ6
B_DDR2_DQ6
ADDR2_D[7]
C15
W26
BDDR2_D[7]
A_DDR2_DQ7
B_DDR2_DQ7
C16
Y26
ADDR2_D[8]
BDDR2_D[8]
A_DDR2_DQ8
B_DDR2_DQ8
ADDR2_D[9]
C19
AD25
BDDR2_D[9]
A_DDR2_DQ9
B_DDR2_DQ9
B16
Y25
ADDR2_D[10]
BDDR2_D[10]
A_DDR2_DQ10
B_DDR2_DQ10
ADDR2_D[11]
B20
AE24
BDDR2_D[11]
A_DDR2_DQ11
B_DDR2_DQ11
A20
AD26
ADDR2_D[12]
BDDR2_D[12]
A_DDR2_DQ12
B_DDR2_DQ12
ADDR2_D[13]
A16
Y24
BDDR2_D[13]
A_DDR2_DQ13
B_DDR2_DQ13
B19
AD24
ADDR2_D[14]
BDDR2_D[14]
A_DDR2_DQ14
B_DDR2_DQ14
ADDR2_D[15]
A17
AA24
BDDR2_D[15]
A_DDR2_DQ15
B_DDR2_DQ15
Close to DDR Power Pin
+1.8V_DDR
Hynix_512M_DDR
C351
C354
0.1uF
0.1uF
IC301
H5PS5162FFR-S6C
VREF
J2
AR303
BDDR2_A[9]
TDDR_A[9]
A0
BDDR2_A[3]
TDDR_A[3]
TDDR_A[0]
M8
BDDR2_A[1]
TDDR_A[1]
TDDR_A[1]
A1
M3
56
A2
BDDR2_A[10]
TDDR_A[10]
TDDR_A[2]
M7
AR304
TDDR_A[3]
A3
N2
A4
TDDR_A[4]
N8
BDDR2_A[5]
TDDR_A[5]
TDDR_A[5]
A5
BDDR2_A[12]
TDDR_A[12]
N3
A6
56
TDDR_A[6]
N7
BDDR2_A[7]
TDDR_A[7]
AR305
TDDR_A[7]
A7
P2
BDDR2_A[0]
TDDR_A[0]
A8
TDDR_A[8]
P8
TDDR_A[2]
BDDR2_A[2]
A9
TDDR_A[9]
P3
BDDR2_A[4]
TDDR_A[4]
A10/AP
TDDR_A[10]
M2
56
TDDR_A[6]
BDDR2_A[6]
A11
TDDR_A[11]
P7
BDDR2_A[11]
R347
56
TDDR_A[11]
TDDR_A[12]
A12
R2
TDDR_A[8]
BDDR2_A[8]
R348
56
BDDR2_BA[0]
TDDR_BA[0]
BA0
R349
56
L2
BDDR2_BA[1]
TDDR_BA[1]
BA1
R350
56
L3
BDDR2_BA[2]
R351
OPT
56
TDDR_BA[2]
NC4
L1
BDDR2_MCLK
R352
22
TDDR_MCLK
CK
J8
/BDDR2_MCLK
R353
22
/TDDR_MCLK
CK
K8
BDDR2_CKE
CKE
R354
56
TDDR_CKE
K2
OPT
+1.8V_DDR
R367
4.7K
BDDR2_ODT
ODT
R355
56
K9
OPT
R369
4.7K
CS
L8
/BDDR2_RAS
RAS
R356
56
/TDDR_RAS
K7
/BDDR2_CAS
R357
56
/TDDR_CAS
CAS
L7
/BDDR2_WE
WE
R358
56
/TDDR_WE
K3
BDDR2_DQS0_P
LDQS
R359
56
TDDR_DQS0_P
F7
BDDR2_DQS1_P
R360
56
TDDR_DQS1_P
UDQS
B7
BDDR2_DQM0_P
R361
56
TDDR_DQM0_P
LDM
F3
BDDR2_DQM1_P
UDM
R362
56
TDDR_DQM1_P
B3
LDQS
BDDR2_DQS0_N
R363
56
TDDR_DQS0_N
E8
BDDR2_DQS1_N
R364
56
TDDR_DQS1_N
UDQS
A8
AR310
BDDR2_D[11]
TDDR_D[11]
NC5
R3
BDDR2_D[12]
TDDR_D[12]
NC6
R7
BDDR2_D[9]
TDDR_D[9]
BDDR2_D[14]
TDDR_D[14]
AR311
56
NC1
BDDR2_D[4]
TDDR_D[4]
A2
NC2
E2
BDDR2_D[3]
TDDR_D[3]
NC3
BDDR2_D[1]
TDDR_D[1]
R8
BDDR2_D[6]
56
TDDR_D[6]
AR312
BDDR2_D[15]
TDDR_D[15]
VSSDL
J7
+1.8V_DDR
BDDR2_D[8]
TDDR_D[8]
BDDR2_D[10]
TDDR_D[10]
BDDR2_D[13]
TDDR_D[13]
AR313
56
VDDL
BDDR2_D[7]
TDDR_D[7]
J1
BDDR2_D[0]
TDDR_D[0]
BDDR2_D[2]
TDDR_D[2]
BDDR2_D[5]
56
TDDR_D[5]
AUS_LH20/LH35
Qimonda_512M_DDR
IC301-*1
HYB18TC512160B2F-2.5
VREF
DQ0
J2
G8
DQ1
G2
DQ2
H7
A0
M8
DQ3
H3
A1
M3
DQ4
H1
A2
M7
DQ5
H9
A3
N2
DQ6
F1
A4
N8
DQ7
F9
A5
N3
DQ8
C8
A6
N7
DQ9
C2
A7
P2
DQ10
D7
A8
P8
DQ11
D3
A9
P3
DQ12
D1
A10/AP
M2
DQ13
D9
A11
P7
DQ14
B1
A12
R2
DQ15
B9
BA0
L2
BA1
L3
VDD5
A1
VDD4
E1
CK
VDD3
J8
J9
CK
VDD2
K8
M9
CKE
VDD1
K2
R1
ODT
K9
CS
VDDQ10
L8
A9
RAS
VDDQ9
K7
C1
CAS
VDDQ8
L7
C3
WE
VDDQ7
K3
C7
VDDQ6
C9
VDDQ5
E9
LDQS
F7
VDDQ4
G1
UDQS
B7
VDDQ3
G3
VDDQ2
G7
LDM
VDDQ1
F3
G9
UDM
B3
DQ0
G8
TDDR_D[0]
LDQS
VSS5
E8
A3
DQ1
TDDR_D[1]
G2
UDQS
VSS4
DQ2
A8
E3
H7
TDDR_D[2]
VSS3
J3
DQ3
TDDR_D[3]
H3
VSS2
N1
DQ4
H1
TDDR_D[4]
NC4
L1
VSS1
DQ5
P9
TDDR_D[5]
NC5
H9
R3
DQ6
F1
TDDR_D[6]
NC6
R7
DQ7
TDDR_D[7]
F9
DQ8
TDDR_D[8]
VSSQ10
C8
B2
NC1
DQ9
A2
C2
TDDR_D[9]
VSSQ9
B8
NC2
E2
DQ10
TDDR_D[10]
VSSQ8
D7
A7
NC3
DQ11
R8
D3
TDDR_D[11]
VSSQ7
D2
DQ12
TDDR_D[12]
VSSQ6
D1
D8
DQ13
D9
TDDR_D[13]
VSSQ5
VSSDL
E7
J7
DQ14
TDDR_D[14]
VSSQ4
B1
F2
DQ15
B9
TDDR_D[15]
VSSQ3
F8
VSSQ2
H2
+1.8V_DDR
VDDL
VSSQ1
J1
H8
VDD5
A1
VDD4
E1
VDD3
J9
VDD2
M9
VDD1
IC301-*2
R1
EDE5116AJBG-8E-E
VDDQ10
A9
VDDQ9
VREF
DQ0
C1
J2
G8
VDDQ8
C3
DQ1
G2
VDDQ7
DQ2
C7
H7
A0
M8
VDDQ6
C9
DQ3
H3
A1
VDDQ5
M3
DQ4
E9
H1
A2
M7
VDDQ4
DQ5
G1
H9
A3
VDDQ3
N2
G3
DQ6
F1
A4
N8
VDDQ2
DQ7
G7
F9
A5
VDDQ1
N3
G9
DQ8
C8
A6
N7
DQ9
C2
A7
P2
DQ10
D7
A8
P8
DQ11
D3
VSS5
A9
A3
P3
DQ12
VSS4
D1
E3
A10
M2
DQ13
D9
VSS3
A11
J3
P7
DQ14
VSS2
B1
N1
A12
R2
DQ15
B9
VSS1
P9
BA0
L2
BA1
L3
VDD_5
VSSQ10
A1
B2
VDD_4
E1
VSSQ9
B8
CK
VDD_3
VSSQ8
J8
J9
A7
CK
VDD_2
K8
M9
VSSQ7
D2
CKE
VDD_1
VSSQ6
K2
R1
D8
VSSQ5
E7
VSSQ4
F2
ODT
K9
VSSQ3
CS
VDDQ_10
F8
L8
A9
VSSQ2
H2
RAS
VDDQ_9
K7
C1
VSSQ1
CAS
VDDQ_8
H8
L7
C3
WE
VDDQ_7
K3
C7
VDDQ_6
C9
VDDQ_5
E9
LDQS
F7
VDDQ_4
G1
UDQS
B7
VDDQ_3
G3
VDDQ_2
G7
LDM
VDDQ_1
F3
G9
UDM
B3
LDQS
VSS_5
E8
A3
UDQS
VSS_4
A8
E3
VSS_3
J3
VSS_2
N1
NC_4
L1
VSS_1
P9
NC_5
R3
NC_6
R7
VSSQ_10
B2
NC_1
A2
VSSQ_9
B8
NC_2
E2
VSSQ_8
A7
NC_3
R8
VSSQ_7
D2
VSSQ_6
D8
VSSQ_5
VSSDL
E7
J7
VSSQ_4
F2
VSSQ_3
F8
VSSQ_2
H2
VDDL
VSSQ_1
J1
H8
2009.01.31
EAX59793902(0)
DDR2
3
11
LGE Internal Use Only
Advertisement
